Què és una actualització de memòria?

Tant SRAM com DRAM són formes de memòria volàtil. Això vol dir que necessiten una font d'alimentació per retenir les dades que emmagatzemen. És possible que hagis sentit a parlar de dades que s'esborren de la memòria RAM quan s'apaga l'ordinador, però això no és del tot cert. Les dades no s'eliminen explícitament; la càrrega que indica un 1 o 0 binari a les cel·les de memòria s'escapa. Tot i que el mètode és diferent, l'efecte és el mateix; les dades es tornen inaccessibles.

El procés d'escapament de la càrrega és essencial per a la memòria RAM. És tan important que sigui la característica distintiva entre SRAM i DRAM. Les cèl·lules de memòria estàtica d'accés aleatori ( SRAM ) utilitzen sis transistors connectats com un parell d'inversors acoblats creuats. Aquesta estructura manté la seva càrrega indefinidament mentre la cèl·lula de memòria tingui una font d'alimentació. Les cèl·lules de memòria dinàmica d'accés aleatori ( DRAM ) utilitzen un únic transistor que perd constantment la seva càrrega i s'ha d'actualitzar regularment.

Aquesta diferència d'estructura també es presta a les diferències d'ús entre SRAM i DRAM. La DRAM ofereix una densitat d'emmagatzematge significativament més gran, però requereix un circuit d'actualització més complicat, tot i que aquest efecte no és suficient per compensar l'avantatge de densitat. SRAM és, però, més ràpid que el DRAM. A les memòria cau del processador, la SRAM s'utilitza en petites quantitats, mentre que la DRAM proporciona un gran volum de memòria RAM del sistema.

L'anatomia d'un refresc

Per entendre com s'actualitza la DRAM, és útil saber com es llegeix. Les dades DRAM es llegeixen en files, amb una fila sencera que es llegeix alhora. Per fer-ho, es cobra la línia de paraula d'una fila. Això fa que la fila de cel·les de memòria es descarregui a les seves respectives línies de bits. Les tensions comparatives de les línies de bits s'alimenten a amplificadors de sentit, que amplifiquen la càrrega al mínim o al màxim depenent de l'estat de cada línia de bits.

Aleshores, els amplificadors de detecció s'obren i estan disponibles per llegir-los. A continuació, les dades es llegeixen de cada columna especificada al bus de memòria per ser transferides a la CPU. Un cop s'han llegit les dades requerides de la fila, la línia de paraules de la fila i els amplificadors de sentit s'apagaran mentre les línies de bits es tornen a carregar prèviament.

Tot i que això és molt complex, potser heu notat alguna cosa important. El procés de lectura descarrega les cèl·lules de memòria. Amb la cel·la descarregada, la relectura obtindria tots els 0 i les dades es perdrien. La lectura de DRAM és destructiva, però les dades romanen a la memòria RAM quan la llegiu. Falta un pas que explica aquesta discrepància. Mentre els amplificadors de sentit estan bloquejats, el seu estat es retorna a les cèl·lules de memòria de les quals llegeixen, mantenint les cèl·lules baixes baixes i carregant les cèl·lules altes. Això es fa automàticament en cada operació de lectura i és una operació d'actualització.

Una operació d'actualització funciona de la mateixa manera, però en lloc de transferir les dades sol·licitades al bus de memòria, els amplificadors de detecció només recarreguen les cèl·lules de memòria abans d'apagar-se de nou.

Per què és necessària una actualització?

És fàcil entendre per què és necessari actualitzar una cel·la de memòria després d'una operació de lectura destructiva. És menys intuïtiu per què calen altres actualitzacions. Malauradament, els petits transistors utilitzats per mantenir la càrrega de cada cèl·lula no són perfectes per retenir una càrrega. Només es filtra. Això passa força ràpidament. L'estàndard JEDEC per als estàndards de memòria actuals requereix que totes les files d'un xip DRAM s'actualitzin cada 64 ms.

Per evitar la pèrdua de rendiment, el procés es realitza de manera oportunista cada 64 ms actualitzant tot el xip DRAM en un sol lot. Les files que es llegeixen ja s'actualitzen, però mentre la DRAM està inactiva, les files no llegides s'estan actualitzant en segon pla.

La investigació ha demostrat que les cèl·lules DRAM poden retenir les seves dades durant 10 segons sense ser actualitzades. Alguns valors atípics estadístics fins i tot poden mantenir les dades fins a un minut. Malauradament, també obteniu valors atípics en l'altra direcció que no poden aguantar ni un segon. S'escull un temporitzador de cicle d'actualització molt conservador per evitar la pèrdua o la corrupció de dades. Tot i així, la DRAM moderna és prou ràpida perquè l'actualització cada 64 ms no apliqui una pèrdua de rendiment apreciable.

Consell: els investigadors han descobert que la retenció de càrrega pot variar significativament entre cèl·lules, fins i tot en un sol xip DRAM. De tant en tant, les bones cèl·lules de sobte empitjoren a l'hora de mantenir el seu càrrec, de manera que tampoc no podeu escollir de manera fiable.

La investigació també ha trobat que la temperatura té un paper important en la taxa de decadència de càrrega. Per sobre de 85 graus centígrads la càrrega pot disminuir significativament més ràpidament, de manera que el temps del cicle d'actualització es redueix a la meitat. Per contra, la DRAM freda pot mantenir la seva càrrega més temps. Això és prou conegut que els atacs d'"arrencada en fred" es poden utilitzar per intentar recuperar les dades "perdudes" en apagar-la de la memòria RAM refredant-la.

Conclusió

Les cèl·lules DRAM necessiten una actualització regular per emmagatzemar dades a llarg termini per dos motius. En primer lloc, l'operació de lectura és destructiva. En segon lloc, la càrrega del transistor decau amb el temps. Per evitar la pèrdua de dades, les dades de lectura es tornen a escriure a les mateixes cel·les de memòria i les cel·les que no s'han llegit recentment s'actualitzen regularment. El procés d'actualització generalment només és necessari cada pocs segons. Tot i això, totes les files s'actualitzen en una escala de temps molt conservadora per evitar la pèrdua de dades de les cel·les que són estadístiques atípiques de la rapidesa amb què disminueix la seva càrrega.

Seria possible reduir la freqüència amb què es necessiten actualitzacions amb sensors de temperatura i tecnologies de consciència de retenció. Això implicaria preferir l'ús de cèl·lules que siguin bones per mantenir una càrrega. En fer-ho, s'evitarien, sempre que sigui possible, els valors estadístics atípics que requereixen un ajustament tan conservador. Tanmateix, aquestes tecnologies no s'utilitzen generalment, ja que afegeixen cost i complexitat per resoldre un problema amb un impacte mínim en el rendiment. Comparteix els teus pensaments als comentaris a continuació.