Çfarë është një tubacion udhëzimi?

Çdo instruksion i procesorit ka disa faza të funksionimit të tij. Secila prej këtyre fazave kërkon një cikël të vetëm CPU për të përfunduar. Këto faza janë marrja e udhëzimeve, dekodimi i udhëzimeve, ekzekutimi, qasja në kujtesë dhe kthimi i kthimit. Përkatësisht këto marrin instruksionin që duhet të plotësohet, ndajnë operacionin nga vlerat me të cilat operohet, ekzekutojnë procesin, hapin regjistrin në të cilin do të shkruhet rezultati dhe shkruajnë rezultatin në regjistrin e hapur.

Përpunuesit historikë të rendit

Në kompjuterët e hershëm, CPU nuk përdorte një linjë udhëzimi. Në këto CPU, çdo operacion me një cikël të vetëm duhej të ndodhte për çdo instruksion. Kjo do të thoshte se u deshën pesë cikle ore që udhëzimi mesatar të përpunohej tërësisht përpara se të fillonte udhëzimi tjetër. Disa operacione mund të mos kenë nevojë të shkruajnë ndonjë rezultat në një regjistër, që do të thotë se fazat e hyrjes në kujtesë dhe të rikthimit mund të anashkalohen.

Në një procesor nënskalar pa tubacion, secila pjesë e çdo instruksioni ekzekutohet në rregull.

Megjithatë, ekziston një problem kur ekzekutoni një udhëzim të plotë në rregull përpara se të mund të kaloni te udhëzimi tjetër. Problemi është mungesa e cache-it. CPU ruan të dhënat që po përpunon në mënyrë aktive në regjistër. Kjo mund të arrihet me një vonesë me një cikël. Problemi është se regjistri është i vogël sepse është i integruar në bërthamën e procesorit. CPU duhet të shkojë në cache më të madhe, por më të ngadaltë L1 nëse të dhënat nuk janë ngarkuar tashmë. Nëse nuk është aty, duhet të shkojë përsëri te memoria më e madhe dhe më e ngadaltë L2. Hapi tjetër është cache L3; opsioni i fundit është RAM-i i sistemit. Secila prej këtyre opsioneve kërkon gjithnjë e më shumë cikle CPU për t'u kontrolluar.

Tani, kjo vonesë shtesë e shtuar mund të jetë një problem i madh në një sistem që duhet të plotësojë çdo instruksion në mënyrë të plotë përpara se të fillojë udhëzimi tjetër. Ajo që kishte qenë një procesor me 5 cikle për instruksion, mund të varet papritur në një instruksion për dhjetëra ose qindra cikle ore. Gjatë gjithë kohës, asgjë tjetër nuk mund të ndodhë në kompjuter. Teknikisht, kjo mund të lehtësohet disi duke pasur dy bërthama të pavarura. Sidoqoftë, asgjë nuk i ndalon ata të dy të bëjnë të njëjtën gjë, potencialisht njëkohësisht. Pra, duke zbritur rrugën multi-core nuk e rregullon këtë.

Tubacioni klasik RISC

RISC do të thotë Kompjuter i Kompjuterit të Reduktuar të Instruksioneve . Është një stil i dizajnit të procesorit që optimizon performancën duke e bërë më të lehtë dekodimin e çdo instruksioni. Kjo është në krahasim me CISC ose Kompjuterin Kompjuter të Kompleksit të Instruksioneve, i cili dizajnon grupe instruksionesh më komplekse duke lejuar që të nevojiten më pak instruksione për të kryer të njëjtat detyra.

Dizajni klasik RISC përfshin një tubacion udhëzimi. Në vend që të ekzekutojë ndonjë nga pesë fazat e instruksionit në çdo cikël të caktuar, tubacioni lejon që të kryhen të pesë fazat. Sigurisht, nuk mund të ekzekutosh të pesë fazat e një udhëzimi në një cikël. Por ju mund të vendosni në radhë pesë udhëzime të njëpasnjëshme me një kompensim prej një faze secila. Në këtë mënyrë, një udhëzim i ri mund të plotësohet çdo cikël orësh. Ofrimi i një rritjeje potenciale 5x të performancës për një rritje relativisht të ulët të kompleksitetit bazë.

Në një procesor skalar me tubacion, çdo fazë e ekzekutimit të një instruksioni mund të kryhet një herë për cikël orësh. Kjo lejon një xhiro maksimale prej një instruksioni të përfunduar për cikël.

Procesorët që nuk kanë një tubacion mund të jenë ndonjëherë vetëm nën-skalar, pasi ata nuk mund të ekzekutojnë një instruksion të plotë për cikël. Me këtë tubacion primar me pesë faza, ju mund të krijoni një CPU skalar që mund të plotësojë një instruksion për çdo proces. Duke krijuar tubacione edhe më të gjera, ju mund të krijoni CPU superscalare që mund të ekzekutojnë më shumë se një instruksion për cikël orësh. Sigurisht, ka ende probleme të mundshme.

Ende sekuenciale

Asnjë nga këto nuk e zgjidh çështjen e pritjes për shumë cikle për një përgjigje kur duhet të kërkosh nivele të ndryshme të cache dhe RAM. Ajo gjithashtu paraqet një problem të ri. Po sikur një udhëzim të mbështetet në rezultatin e instruksionit të mëparshëm? Këto probleme zgjidhen në mënyrë të pavarur me një dispeçer të avancuar. Ai planifikon me kujdes rendin e ekzekutimit në mënyrë që asnjë udhëzim që mbështetet në daljen e një tjetri të mos jetë shumë afër njëri-tjetrit. Ai gjithashtu trajton gabimet e cache-it duke parkuar një instruksion dhe duke e zëvendësuar atë në tubacion me udhëzime të tjera që janë gati për t'u ekzekutuar dhe nuk kërkojnë rezultatin e tij, duke rifilluar instruksionin kur të jetë gati.

Këto zgjidhje mund të funksionojnë në procesorë pa tubacion, por ato kërkohen për një procesor superskalar që ekzekuton më shumë se një instruksion për orë. Një parashikues i degës është gjithashtu shumë i dobishëm pasi mund të përpiqet të parashikojë rezultatin e një udhëzimi me më shumë se një rezultat të mundshëm dhe të vazhdojë të supozojë se është i saktë, përveç nëse provohet ndryshe.

konkluzioni

Një tubacion lejon që të gjitha aftësitë e veçanta të procesorit të përdoren në çdo cikël. Ai e bën këtë duke ekzekutuar faza të ndryshme të udhëzimeve të ndryshme njëkohësisht. Kjo as nuk i shton shumë kompleksitet dizajnit të CPU-së. Ai gjithashtu hap rrugën për të lejuar më shumë se një udhëzim për të kryer një fazë të vetme për cikël.