Що таке банк памяті?

Існує багато різних рівнів адресації DRAM. DIMM, мабуть, найвідоміший, причому DIMM ( дворядний модуль пам’яті ) є модулем оперативної пам’яті. Зрештою, пам’яттю керують адреси рядків і стовпців. Однак між ними є ще багато шарів. Доступ до пам'яті здійснюється через канали. Кожен канал є повністю незалежним і може передавати дані одночасно.

Примітка. Хоча канали незалежні, вони працюють узгоджено та синхронізовано. Важливо переконатися, що кожен заповнений канал працює з однаковою швидкістю та має точні таймінги. В ідеалі всі підключені модулі DIMM мають бути ідентичними та з одного комплекту. Неідентична оперативна пам’ять може спричинити проблеми зі стабільністю. Якщо підключено модулі DIMM з різною швидкістю, найшвидший буде обмежено найнижчою швидкістю.

На модулі DIMM ви маєте один або кілька рангів мікросхем DRAM. Усі чіпи в ранзі адресуються одночасно і, по суті, представлені ЦП як одна більша мікросхема DRAM. Це працює, оскільки дані розподіляються між усіма чіпами DRAM у ранзі. Наприклад, канал має ширину 64 біти, а мікросхема DRAM має ширину 8 бітів. 8 чіпів DRAM необхідні для забезпечення 64 бітів даних на контактах даних. Ранг, по суті, визначається вибором чіпа, який діє як біфуркатор для чіпів під його контролем. Кожен чіп має кілька банків.

Банкінг на DRAM

В одній мікросхемі DRAM є кілька банків. Специфікація DDR4 виділяє 4 біти для банків адрес, дозволяючи 16 банків на мікросхему DRAM. Кожен банк, як правило, незалежний і може перебувати на будь-якій фазі циклу доступу/оновлення. Усі банки мають лише один набір контактів даних. Ця конфігурація обмежує мікросхему DRAM мати лише один банк, який передає або отримує дані за такт. Це також забезпечує потужну конвеєрність, яка за достатнього навантаження дозволяє цим контактам даних бути активними на більшості, якщо не на всіх тактах, а не простоювати, поки відкривається новий рядок.

Інша ключова річ, яку слід знати про банки, полягає в тому, що вони повністю синхронізовані між мікросхемами DRAM. Ця синхронізація настільки повна, що можна вважати, що банки охоплюють усі чіпи DRAM у ранзі.

Спрацьований приклад

Скористаємося прикладом; у цьому прикладі операція читання надходить до рангу для доступу до банку 2, рядка 3, стовпця 4. Усі чіпи DRAM у ранзі відкриють рядок три, стовпець чотири, у другому банку. Кожен поверне 8 біт даних. Вибір мікросхеми, який визначає ранг, об’єднує отримані дані в 64-розрядний формат каналу та надсилає їх до контролера пам’яті ЦП.

Розглянемо приклад трохи далі: у той самий час, коли банк 2 обробляє запит на читання, банк 3 може виконати операцію оновлення. Крім того, перший банк може закрити свій відкритий рядок, щоб підготувати його до відкриття нового. Банк 7 може завершити операцію читання одночасно. Однак він не може надсилати дані одночасно, оскільки всі банки мають однаковий набір даних. Банк 7 повинен чекати, поки контакти даних звільняться для передачі своїх даних.

Оптимізації в банківській системі

Ретельно розподіляючи запити до всіх банків у ранзі, контролер пам’яті може забезпечити оптимальне використання контактів даних як чіпів DRAM, так і каналу в цілому. Наприклад, припустимо, що дві команди читання для двох банків будуть перекриватися, так що друга операція читання буде залишена в очікуванні, поки контакти даних будуть звільнені від першої. У цьому випадку операцію оновлення можна вставити в один або кілька інших банків, які в інший час не використовуються активно.

Висновок

У мікросхемі DRAM є кілька банків. Кожен банк може працювати незалежно, хоча всі вони мають спільні контакти даних. Це означає, що операції доступу та оновлення можуть бути конвеєрними, але фактичні дані, що записуються або зчитуються, можуть бути отримані або надіслані лише одним банком одночасно. Кожен банк плавно поширюється на всі чіпи DRAM у ранзі, і ці чіпи діють узгоджено. Використання банків, особливо коли доступ оптимізовано, допомагає максимізувати використання контактів даних під час достатнього навантаження, щоб це було можливо. Не забудьте поділитися своїми коментарями нижче.