Vad är en minnesbank?

Det finns många olika lager för att adressera DRAM. DIMM är förmodligen den mest kända, med en DIMM ( Dual In-line Memory Module ) som en sticka av RAM. I slutändan hanteras minnet via en rad- och kolumnadress. Det finns många fler lager däremellan. Minnet nås över kanaler. Varje kanal är helt oberoende och kan överföra data samtidigt.

Obs: Även om kanalerna är oberoende, fungerar de i låssteg och är synkroniserade. Det är viktigt att se till att varje befolkad kanal arbetar med samma hastighet och har exakta tidpunkter. Helst bör alla anslutna DIMM:er vara identiska och från ett kit. Icke-identiskt RAM-minne kan orsaka stabilitetsproblem. Om DIMM-moduler med olika hastigheter ansluts, kommer den snabbaste att begränsas till den lägsta hastigheten.

På en DIMM har du en eller flera serier av DRAM-chips. Alla chips i en rang adresseras på en gång och presenteras i huvudsak för CPU:n som ett större DRAM-chip. Detta fungerar eftersom data sprids över alla DRAM-kretsar i en rangordning. Till exempel har en kanal en bredd på 64 bitar och ett DRAM-chip har en bredd på 8 bitar. 8 DRAM-chips behövs för att tillhandahålla 64 bitar av data till datastiften. Rangen definieras i huvudsak av markervalet, som fungerar som en bifurkator till de marker som är under dess kontroll. Varje chip har flera banker.

Banking på DRAM

I ett enda DRAM-chip finns det flera banker. DDR4-specifikationen allokerar 4 bitar till adressbanker, vilket möjliggör 16 banker per DRAM-chip. Varje bank är i allmänhet oberoende och kan vara i vilken fas som helst av åtkomst-/uppdateringscykeln. Alla banker har bara en uppsättning datastift. Denna konfiguration begränsar DRAM-chippet till att endast ha en bank som sänder eller tar emot data per klockcykel. Det möjliggör också stark pipelining, som, under tillräcklig belastning, gör att dessa datastift kan vara aktiva på de flesta, om inte alla, klockcykler snarare än att sitta inaktiva medan en ny rad öppnas.

En annan viktig sak att veta om banker är att de är helt synkroniserade över en rad DRAM-chips. Denna synkronisering är så komplett att banker kan anses spänna över alla DRAM-chips i rangordningen.

Ett fungerade exempel

Låt oss använda ett exempel; i det här exemplet kommer en läsoperation fram till en rang för att komma åt bank 2, rad 3, kolumn 4. Alla DRAM-chips i rangordningen öppnar rad tre, kolumn fyra, i den andra banken. Var och en kommer att returnera 8 bitar data. Det chipval som definierar rangordningen kommer att sammanfoga data den tar emot till kanalens 64-bitars breda format och skicka den till minneskontrollern på CPU:n.

Om vi ​​tar exemplet lite längre, samtidigt som bank 2 hanterar läsbegäran, kan bank tre utföra en uppdateringsoperation. Dessutom kan bank en stänga sin öppna rad för att förbereda den för att öppna en ny. Bank 7 kan slutföra en läsoperation samtidigt. Det kan dock inte skicka data samtidigt eftersom alla banker delar samma uppsättning datastift. Bank 7 måste vänta på att datastiften ska vara fria för att överföra sina data.

Optimering i banksystemet

Genom att noggrant skicka förfrågningarna till alla banker i en rangordning kan minneskontrollern säkerställa optimal användning av datastiften för både DRAM-chipsen och kanalen i allmänhet. Anta till exempel att två läskommandon till två banker skulle överlappa varandra så att den andra läsoperationen skulle lämnas i väntan på att datastiften skulle frigöras från den första. I så fall kan en uppdateringsoperation infogas i en eller flera andra banker som annars inte är i aktiv användning vid den tidpunkten.

Slutsats

Inom ett DRAM-chip finns flera banker. Varje bank kan drivas oberoende, även om de alla delar datastift. Detta innebär att åtkomst- och uppdateringsoperationer kan pipelineras, men själva data som skrivs eller läses kan bara tas emot eller skickas av en bank åt gången. Varje bank sprids sömlöst över alla DRAM-chips i en rangordning, och dessa marker fungerar i låssteg. Att använda banker, särskilt när åtkomsten är optimerad, hjälper till att maximera användningen av datastiften under tillräckligt hög belastning för att det ska vara möjligt. Glöm inte att dela dina kommentarer nedan.