Čo je pamäťová banka?

Existuje mnoho rôznych vrstiev adresovania DRAM. DIMM je pravdepodobne najznámejší, pričom DIMM ( dual in-line Memory Module ) je pamäťový modul RAM. Pamäť je v konečnom dôsledku spravovaná prostredníctvom adresy riadka a stĺpca. Medzi tým je však oveľa viac vrstiev. K pamäti sa pristupuje cez kanály. Každý kanál je plne nezávislý a môže súčasne prenášať dáta.

Poznámka: Kým sú kanály nezávislé, fungujú v blokovanom kroku a sú synchronizované. Je dôležité zabezpečiť, aby každý obývaný kanál fungoval rovnakou rýchlosťou a mal presné časovanie. V ideálnom prípade by všetky pripojené moduly DIMM mali byť identické a z jednej súpravy. Neidentická RAM môže spôsobiť problémy so stabilitou. Ak sú pripojené moduly DIMM s rôznymi rýchlosťami, najrýchlejší bude obmedzený na najnižšiu rýchlosť.

Na DIMM máte jeden alebo viac radov DRAM čipov. Všetky čipy v poradí sú adresované naraz a sú v podstate prezentované CPU ako jeden väčší čip DRAM. Funguje to tak, že údaje sú rozložené vo všetkých čipoch DRAM v poradí. Napríklad kanál má šírku 64 bitov a čip DRAM má šírku 8 bitov. Na poskytnutie 64 bitov dát dátovým kolíkom je potrebných 8 čipov DRAM. Poradie je v podstate definované výberom žetónov, ktorý funguje ako rozdeľovač žetónov pod jeho kontrolou. Každý čip má niekoľko bánk.

Bankovanie na DRAM

V jednom čipe DRAM je viacero bánk. Špecifikácia DDR4 prideľuje 4 bity adresným bankám, čo umožňuje 16 bánk na čip DRAM. Každá banka je vo všeobecnosti nezávislá a môže byť v ktorejkoľvek fáze cyklu prístupu/obnovenia. Všetky banky majú iba jednu sadu dátových pinov. Táto konfigurácia obmedzuje čip DRAM tak, aby mal iba jednu banku, ktorá vysiela alebo prijíma dáta za cyklus hodín. Umožňuje tiež silné prepojenie, ktoré pri dostatočnom zaťažení umožňuje, aby tieto dátové kolíky boli aktívne počas väčšiny, ak nie všetkých, hodinových cyklov namiesto nečinnosti, kým sa otvorí nový riadok.

Ďalšou kľúčovou vecou, ​​ktorú by ste mali vedieť o bankách, je, že sú úplne synchronizované naprieč radom čipov DRAM. Táto synchronizácia je taká úplná, že banky možno považovať za zahŕňajúce všetky čipy DRAM v poradí.

Spracovaný príklad

Použime príklad; v tomto príklade operácia čítania prejde do úrovne na prístup k banke 2, riadku 3, stĺpcu 4. Všetky čipy DRAM v poradí otvoria riadok tri, stĺpec štyri, v druhej banke. Každý vráti 8 bitov dát. Výber čipu, ktorý definuje poradie, zreťazí dáta, ktoré dostane, do 64-bitového širokého formátu kanála a odošle ich do pamäťového radiča na CPU.

Ak vezmeme príklad trochu ďalej, v rovnakom čase, keď banka 2 spracováva požiadavku na čítanie, banka tri môže vykonať operáciu obnovenia. Okrem toho môže banka jeden zatvoriť svoj otvorený rad a pripraviť ho na otvorenie nového. Banka 7 môže súčasne dokončiť operáciu čítania. Nemôže však odosielať údaje súčasne, pretože všetky banky zdieľajú rovnakú sadu dátových pinov. Banka 7 musí počkať, kým sa uvoľnia dátové kolíky, aby mohla prenášať svoje dáta.

Optimalizácie v bankovom systéme

Starostlivým prepojením požiadaviek na všetky banky v poradí môže pamäťový radič zabezpečiť optimálne využitie dátových kolíkov čipov DRAM a kanála vo všeobecnosti. Predpokladajme napríklad, že dva príkazy na čítanie do dvoch bánk by sa prekrývali, takže druhá operácia čítania by bola ponechaná čakať, kým sa uvoľnia dátové kolíky z prvého. V takom prípade môže byť operácia obnovenia vložená do jednej alebo viacerých ďalších bánk, ktoré sa v tom čase inak aktívne nepoužívajú.

Záver

V rámci čipu DRAM existuje niekoľko bánk. Každá banka môže byť prevádzkovaná nezávisle, hoci všetky zdieľajú dátové piny. To znamená, že operácie prístupu a obnovy môžu byť zreťazené, ale skutočné údaje, ktoré sa zapisujú alebo čítajú, môže súčasne prijímať alebo odosielať iba jedna banka. Každá banka sa plynule rozprestiera na všetkých čipoch DRAM v poradí a tieto čipy fungujú v úzkych krokoch. Používanie bánk, najmä ak je prístup optimalizovaný, pomáha maximalizovať využitie dátových kolíkov pri dostatočne veľkom zaťažení, aby to bolo možné. Nezabudnite sa podeliť o svoje komentáre nižšie.