Kaj so čipleti CPU?

V preteklosti so CPE hitro povečevali zmogljivost v skladu z neformalnim "Moorovim zakonom". Moorov zakon je opazovanje, da se število tranzistorjev v procesorjih in s tem procesorska moč procesorjev podvoji približno vsaki dve leti.

Moorov zakon je veljal precej dosledno že desetletja, odkar je bil prvič postavljen leta 1965, predvsem zaradi tega, ker so proizvajalci procesorjev nenehno napredovali pri tem, kako majhni bi lahko izdelali tranzistorje. Zmanjšanje velikosti tranzistorja procesorja poveča zmogljivost, ker se lahko več tranzistorjev prilega v manjši prostor in ker so manjše komponente energetsko učinkovitejše.

Moorov zakon je mrtev

Realno gledano, Moorov zakon nikoli ne bo veljal za vedno, saj je težje in težje krčiti komponente, manjše so. Od leta 2010 so proizvajalci procesorjev na 14 in 10-nanometrski lestvici – to je 10 milijardin metra – začeli trkati na rob fizično mogočega. Proizvajalci procesorjev so se res trudili, da bi še naprej krčili velikost procesa pod 10 nm, čeprav je od leta 2020 na voljo nekaj 7 nm čipov, 5 nm čipi pa so v fazi načrtovanja.

Za boj proti pomanjkanju krčenja procesa so morali proizvajalci procesorjev uporabiti druge metode, da bi še naprej povečevali zmogljivost procesorja. Ena od teh metod je preprosto izdelava večjih procesorjev.

Donos

Ena od težav pri ustvarjanju neverjetno zapletenega procesorja, kot je ta, je, da izkoristek procesa ni 100-odstoten. Nekateri izdelani procesorji so ob izdelavi preprosto pokvarjeni in jih je treba zavreči. Pri izdelavi večjega procesorja večja površina pomeni, da obstaja večja verjetnost, da ima vsak čip napako, zaradi katere ga je treba zavreči.

Procesorji so narejeni v serijah, s številnimi procesorji na eni sami silicijevi rezini. Na primer, če te rezine vsebujejo v povprečju 20 napak, bo treba zavreči približno 20 procesorjev na rezino. Z majhno zasnovo CPU bi lahko bilo na eni rezini recimo sto procesorjev; izguba 20 ni velika, vendar bi moral biti 80-odstotni donos donosen. Pri večji zasnovi pa ne morete namestiti toliko procesorjev na eno rezino, pri čemer je na rezino morda le 50 večjih procesorjev. Izguba 20 od teh 50 je veliko bolj boleča in je veliko manj verjetno, da bo dobičkonosna.

Opomba: vrednosti v tem primeru se uporabljajo samo za demonstracije in niso nujno reprezentativne za resnične donose.

Čipleti

Za boj proti tej težavi so proizvajalci procesorjev ločili nekatere funkcionalnosti in komponente v enega ali več ločenih čipov, čeprav ostajajo v istem celotnem paketu. Ti ločeni čipi so manjši od enega samega monolitnega čipa in so znani kot "čipleti".

Vsakemu posameznemu čipu niti ni treba uporabljati istega procesnega vozlišča. V istem celotnem paketu je povsem mogoče imeti tako 7 nm kot 14 nm čipete. Uporaba drugega procesnega vozlišča lahko pomaga prihraniti stroške, saj je lažje izdelati večja vozlišča in so donosi na splošno višji, saj je tehnologija manj vrhunska.

Nasvet: Procesno vozlišče je izraz, ki se uporablja za označevanje lestvice uporabljenih tranzistorjev.

Na primer, v strežniških CPE druge generacije EPYC AMD so procesorska jedra CPU razdeljena na osem ločenih čipov, od katerih vsak uporablja 7 nm procesorsko vozlišče. Za obdelavo V/I ali Vhod/Izhod čipov in celotnega CPE paketa se uporablja tudi ločen čiplet 14 nm vozlišča.

Intel načrtuje nekatere svoje prihodnje CPE tako, da imajo dva ločena procesorska čipa CPE, od katerih vsak deluje na drugem procesnem vozlišču. Ideja je, da se starejše vozlišče skladišča lahko uporablja za naloge z nižjimi zahtevami po energiji, medtem ko se jedra CPU novejšega manjšega vozlišča lahko uporabljajo, ko je potrebna največja zmogljivost. Zasnova z deljenim procesnim vozliščem bo še posebej koristna za Intel, ki se trudi doseči sprejemljive donose za svoj 10 nm proces