Kaj je spominska pregrada?

V zgodovini so bili procesorji popolnoma zaporedni stroji. To je zelo logično in lahko razumljivo, vendar je lahko težava pri delovanju. V preteklih letih je bilo veliko genialnih prilagoditev zasnove CPE, da bi iz silicijevih rezin izvlekli čim več zmogljivosti. Ena bolj zanimivih pa je izvedba izven reda. V CPU-jih z izvajanjem zunaj vrstnega reda ni nujno, da se ukazi izvajajo v vrstnem redu, v katerem so izdani.

Zastoj v redu

Glavna težava z zmogljivostjo, s katero se sooči CPE v redu, se imenuje zastoj v cevovodu. To se zgodi, ko je ukaz odvisen od nekega pomnilnika, vendar ta pomnilnik ni neposredno na voljo v registru. V tem primeru mora CPE najti to vrednost v pomnilniku. Najprej se preveri predpomnilnik procesorja, saj je to najhitrejša pomnilniška raven. Če vrednosti ni, se preveri sistemski RAM. V tem času mora CPE mirovati, saj je treba navodila, ki so odvisna od pomnilnika, dokončati po vrsti pred naslednjimi navodili.

Vpliv zastoja v cevovodu morda ni tako slab, lahko pa je tudi razmeroma resen. Na primer, predpomnilnik L1 lahko običajno vrne rezultat v velikosti 5 ciklov procesorja. Predpomnilnik L2 lahko traja 20 ciklov, L3 približno 200 ciklov in sistemski RAM približno 400 ciklov. Glede na to, da lahko CPE deluje pri približno 5 GHz, kar je 5 milijard taktov na sekundo, tudi 400 ciklov ni tako slabo (0,000008 %). Toda če imate veliko navodil, ki se morajo sklicevati na podatke nižje po ravneh predpomnilnika, lahko kumulativni učinek povzroči opazno upočasnitev.

Nepravilno izvajanje in preimenovanje registra

Izvajanje brez vrstnega reda je tehnika, ki razporejevalniku omogoča, da prerazporedi navodila v svoji čakalni vrsti. S tem prerazporeditvijo se lahko odloči, da bo določenim nitim dal prednost pred drugimi. Prav tako lahko potisne navodila nazaj v čakalno vrsto, če imajo odvisnost podatkov, ki še ni izpolnjena. To v največji možni meri preprečuje zastoje cevovoda in zmanjšuje cikle nedejavnosti.

Izvajanje brez vrstnega reda zahteva funkcijo, imenovano preimenovanje registra. CPU lahko dostopa do podatkov v registrih v enem ciklu. Registri se uporabljajo za shranjevanje podatkov, ki se berejo in zapisujejo. Bistveno pa je zagotoviti, da računalnik na splošno vidi vse, kar se dogaja v logičnem vrstnem redu, ne v vrstnem redu, optimiziranem za cikel CPE-ja. Da bi to omogočili, imajo procesorji veliko več logičnih registrov, kot zahteva arhitektura procesorja.

Podatki, ki jih je treba izpisati, a imajo »prejšnje« navodilo, ki še ni dokončano, se vnesejo v register gospodarstev. Ti podatki se ne prenesejo v drug register, ko se naročilo uredi. Namesto tega se ime registra gospodarstva spremeni v ime registra, v katerem bi moral biti. To je nekoliko podobno, kot če bi sladico pripravili pred glavno jedjo, a jo nato shranjevali v hladilniku, dokler ni čas za serviranje.

Ti logični registri so popolnoma nenaslovljeni. CPE lahko zares naslavlja samo logične registre, ki imajo trenutno skupno ime arhitekturnih registrov. Kljub temu se jih CPE prav tako dovolj zaveda, da lahko, če se druga preurejena navodila zanašajo na podatke v logičnem registru hrambe, uporabijo le-te in ne "zastarele" podatke v arhitekturnem registru v tem določenem empiričnem času.

Spominske ovire

Pomnilniška pregrada – imenovana tudi membar, spominska ograja ali navodilo ograje – je navodilo v računalniški kodi. Programerju omogoča, da uveljavi omejitev zaporedja pomnilniških operacij, izdanih pred in po pomnilniški pregradi. Pomnilniška pregrada naroči načrtovalcu procesorja, naj zagotovi, da so vsa navodila obdelana pred vsemi navodili za pregrado. To se naredi za zagotovitev, da so pomembne operacije zaključene v pravilnem vrstnem redu.

Na splošno v sodobnih računalnikih to ne bi smelo biti potrebno. Nepravilno izvajanje in preimenovanje registra sta dobro uveljavljena in zrela področja. Kljub temu je pomnilniška pregrada lahko koristna za starejše, manj izpopolnjene procesorje, ki niso v redu, ali se uporablja pri kritičnih pomnilniških operacijah.

Pomnilniške ovire lahko nekoliko poslabšajo zmogljivost. To je zato, ker dejavno preprečujejo razporejevalniku CPU, da bi optimiziral določene dele toka navodil. To poveča možnost zastoja cevovoda.

Zaključek

Pomnilniška pregrada je navodilo, ki zagotavlja omejitev vrstnega reda pomnilniških operacij. To je pomembno, ker lahko izvajalni procesorji, ki niso v vrstnem redu, preurejajo posebna navodila. Medtem ko je preimenovanje registra dobro uveljavljeno kot metoda za zagotavljanje celovitosti pomnilnika v tem okolju, je lahko koristno, če ga zagotovite ročno.

Pomnilniška pregrada prisili razporejevalnik CPU, da zagotovi, da so navodila dokončana pred vsemi navodili za pregrado. To preprečuje preurejanje pomnilniških operacij. Prav tako preprečuje, da bi CPE optimiziral pretok navodil, kar lahko vpliva na zmogljivost.