Kaj je pomnilniška banka?

Obstaja veliko različnih plasti za obravnavanje DRAM-a. DIMM je verjetno najbolj znan, pri čemer je DIMM ( Dual In-line Memory Module ) palica RAM-a. Končno se pomnilnik upravlja prek naslova vrstice in stolpca. Vendar je vmes še veliko več plasti. Do pomnilnika se dostopa prek kanalov. Vsak kanal je popolnoma neodvisen in lahko prenaša podatke istočasno.

Opomba: Čeprav sta kanala neodvisna, delujeta usklajeno in sta sinhronizirana. Bistveno je zagotoviti, da vsak naseljeni kanal deluje z enako hitrostjo in ima točen čas. V idealnem primeru bi morali biti vsi povezani moduli DIMM enaki in iz enega kompleta. Neidentičen RAM lahko povzroči težave s stabilnostjo. Če so priključeni DIMM-i različnih hitrosti, bo najhitrejši omejen na najpočasnejšo hitrost.

Na modulu DIMM imate eno ali več vrst čipov DRAM. Vsi čipi v rangu so naslovljeni hkrati in so v bistvu predstavljeni CPE kot en večji čip DRAM. To deluje, ker so podatki porazdeljeni po vseh čipih DRAM v rangu. Na primer, kanal ima širino 64 bitov, čip DRAM pa ima širino 8 bitov. 8 DRAM čipov je potrebnih za zagotavljanje 64 bitov podatkov na podatkovnih nožicah. Razvrstitev je v bistvu definirana z izbiro čipov, ki deluje kot bifurkator za čipe pod njegovim nadzorom. Vsak čip ima več bank.

Bančništvo na DRAM

V posameznem čipu DRAM je več bank. Specifikacija DDR4 dodeljuje 4 bite bankam naslovov, kar omogoča 16 bank na čip DRAM. Vsaka banka je na splošno neodvisna in je lahko v kateri koli fazi cikla dostopa/osveževanja. Vse banke imajo samo en niz podatkovnih pinov. Ta konfiguracija omejuje čip DRAM na samo eno banko, ki prenaša ali sprejema podatke na takt. Omogoča tudi močno cevovodno povezovanje, ki ob zadostni obremenitvi omogoča, da so ti podatkovni zatiči aktivni v večini, če ne vseh, taktih, namesto da bi mirovali, medtem ko se odpira nova vrstica.

Druga ključna stvar, ki jo morate vedeti o bankah, je, da so v celoti sinhronizirane v vrsti čipov DRAM. Ta sinhronizacija je tako popolna, da se lahko šteje, da banke zajemajo vse čipe DRAM v rangu.

Učinkovit primer

Uporabimo primer; v tem primeru pride operacija branja do ranga za dostop do banke 2, vrstice 3, stolpca 4. Vsi čipi DRAM v rangu bodo odprli vrstico tri, stolpec štiri, v drugi banki. Vsak bo vrnil 8 bitov podatkov. Izbira čipa, ki definira rang, bo združila prejete podatke v 64-bitno široko obliko kanala in jih poslala pomnilniškemu krmilniku na CPE.

Če vzamemo primer malo dlje, lahko banka 3 ob istem času, ko banka 2 obravnava zahtevo za branje, izvede operacijo osveževanja. Poleg tega lahko prva banka zapre svojo odprto vrstico, da jo pripravi na odprtje nove. Banka 7 lahko istočasno zaključi operacijo branja. Vendar podatkov ne more poslati hkrati, saj si vse banke delijo isti niz podatkovnih zatičev. Banka 7 mora počakati, da so podatkovni zatiči prosti za prenos svojih podatkov.

Optimizacije v bančnem sistemu

S skrbnim cevovodnim razporejanjem zahtev vsem bankam v rangu lahko pomnilniški krmilnik zagotovi optimalno uporabo podatkovnih pinov čipov DRAM in kanala na splošno. Na primer, predpostavimo, da bi se dva ukaza za branje dvema bankama prekrivala, tako da bi druga operacija branja čakala, da se podatkovni zatiči sprostijo iz prvega. V tem primeru je mogoče operacijo osveževanja vstaviti v eno ali več drugih bank, ki sicer takrat niso v aktivni uporabi.

Zaključek

V čipu DRAM je več bank. Vsako banko je mogoče upravljati neodvisno, čeprav si vse delijo podatkovne zatiče. To pomeni, da se lahko operacije dostopa in osveževanja izvajajo po cevovodu, vendar lahko dejanske podatke, ki se pišejo ali berejo, prejme ali pošlje samo ena banka naenkrat. Vsaka banka se neopazno porazdeli po vseh čipih DRAM v rangu in ti čipi delujejo usklajeno. Uporaba bank, zlasti ko je dostop optimiziran, pomaga povečati uporabo podatkovnih zatičev, ko so dovolj obremenjeni, da je to mogoče. Ne pozabite deliti svojih komentarjev spodaj.