Što je memorijska banka?

Postoji mnogo različitih slojeva za adresiranje DRAM-a. DIMM je vjerojatno najpoznatiji, a DIMM ( Dual In-line Memory Module ) je komad RAM-a. Naposljetku, memorijom se upravlja putem adrese redaka i stupca. Ipak, postoji mnogo više slojeva između. Memoriji se pristupa preko kanala. Svaki kanal je potpuno neovisan i može prenositi podatke u isto vrijeme.

Napomena: Iako su kanali neovisni, oni rade usklađeno i sinkronizirani. Bitno je osigurati da svaki naseljeni kanal radi istom brzinom i ima točna vremena. U idealnom slučaju, svi povezani DIMM-ovi trebali bi biti identični i iz jednog kompleta. Neidentičan RAM može uzrokovati probleme sa stabilnošću. Ako su povezani DIMM-ovi različitih brzina, najbrži će biti ograničen na najsporiju brzinu.

Na DIMM-u imate jedan ili više rangova DRAM čipova. Svi čipovi u rangu adresirani su odjednom i u biti su predstavljeni CPU-u kao jedan veći DRAM čip. Ovo funkcionira jer su podaci raspoređeni po svim DRAM čipovima u rangu. Na primjer, kanal ima širinu od 64 bita, a DRAM čip ima širinu od 8 bita. 8 DRAM čipova potrebno je za prijenos 64 bita podataka na podatkovne pinove. Rang je u biti definiran odabirom čipa, koji djeluje kao bifurkator za čipove pod svojom kontrolom. Svaki čip ima nekoliko banaka.

Bankarstvo na DRAM-u

U jednom DRAM čipu postoji više banaka. DDR4 specifikacija dodjeljuje 4 bita bankama adresa, dopuštajući 16 banaka po DRAM čipu. Svaka je banka općenito neovisna i može biti u bilo kojoj fazi ciklusa pristupa/osvježavanja. Sve banke imaju samo jedan set podatkovnih pinova. Ova konfiguracija ograničava DRAM čip na samo jednu banku koja šalje ili prima podatke po taktu. Također omogućuje snažno cjevovodno povezivanje, koje, pod dovoljnim opterećenjem, omogućuje tim podatkovnim pinovima da budu aktivni u većini, ako ne i svim ciklusima takta, umjesto da miruju dok se otvara novi red.

Još jedna ključna stvar koju treba znati o bankama je da su u potpunosti sinkronizirane preko niza DRAM čipova. Ova je sinkronizacija toliko potpuna da se može smatrati da banke obuhvaćaju sve DRAM čipove u rangu.

Odrađeni primjer

Poslužimo se primjerom; u ovom primjeru, operacija čitanja dolazi do ranga za pristup banci 2, redu 3, stupcu 4. Svi DRAM čipovi u rangu otvorit će redak tri, stupac četiri, u drugoj banci. Svaki će vratiti 8 bita podataka. Odabir čipa koji definira rang spojit će podatke koje prima u 64-bitni široki format kanala i poslati ih u memorijski kontroler na CPU-u.

Uzimajući primjer malo dalje, u isto vrijeme kada banka 2 obrađuje zahtjev za čitanje, banka tri može izvesti operaciju osvježavanja. Osim toga, prva banka može zatvoriti svoj otvoreni red kako bi ga pripremila za otvaranje novog. Banka 7 može dovršiti operaciju čitanja u isto vrijeme. Međutim, ne može slati podatke istovremeno jer sve banke dijele isti skup podatkovnih pinova. Banka 7 mora čekati da se podatkovni pinovi oslobode za prijenos podataka.

Optimizacije u bankovnom sustavu

Pažljivim usmjeravanjem zahtjeva prema svim bankama u rangu, memorijski kontroler može osigurati optimalnu upotrebu podatkovnih pinova i DRAM čipova i kanala općenito. Na primjer, pretpostavimo da bi se dvije naredbe za čitanje dvije banke preklapale tako da bi druga operacija čitanja ostala čekati da se podatkovni pinovi oslobode iz prve. U tom slučaju, operacija osvježavanja može se umetnuti u jednu ili više drugih banaka koje inače nisu u aktivnoj upotrebi u to vrijeme.

Zaključak

Unutar DRAM čipa postoji nekoliko banaka. Svakom bankom može se upravljati neovisno, iako sve dijele podatkovne pinove. To znači da se operacije pristupa i osvježavanja mogu odvijati cjevovodom, ali stvarne podatke koji se pišu ili čitaju može primiti ili poslati samo jedna banka u isto vrijeme. Svaka banka neprimjetno se širi na sve DRAM čipove u rangu, a ti čipovi djeluju u koraku. Korištenje banaka, posebno kada je pristup optimiziran, pomaže da se maksimizira korištenje podatkovnih pinova kada su pod dovoljno velikim opterećenjem da je to moguće. Ne zaboravite podijeliti svoje komentare u nastavku.