12. syyskuuta 2026 yksi selkeimmistä merkeistä puolijohdekilpailun muuttumisesta tulee pikemminkin litografian lattialta kuin tuotelanseerauksesta. Intel Foundry ja ASML ilmoittivat 7. syyskuuta, että High-NA EUV:tä oli käytetty yli miljoonassa kiekkojen prosessointivaiheessa työkalujen kelpuutuksessa, tutkimuksessa, kehityksessä ja massatuotannossa valituilla Intel Core Ultra Series 3 -prosessoreiden kerroksilla. Yritykset kertoivat myös, että kerrosrakenne, läpimenoaika ja saatavuus täyttivät Intelin odotukset. Tämä ei tarkoita, että jokainen huippuluokan kiekko valmistetaan nyt High-NA EUV:llä, mutta se osoittaa, että teknologia, jota aiemmin pidettiin pääasiassa litografian seuraavana eturintamana, on siirtymässä todellisiin valmistusprosesseihin. Katso Intelin syyskuun 2026 High-NA EUV -valmistuspäivitys .
Suurempi opetus on, että kilpailu ei enää rajoitu pelkästään siihen, mikä yritys pystyy tulostamaan pienimmän transistorin. Huippuluokan valmistustekniikalla on edelleen valtava merkitys, mutta nykyaikaiset tekoälykiihdyttimien ja tehokkaiden prosessorien mahdollisuudet rajoittuvat yhä enemmän siihen, kuinka tehokkaasti laskentapiirit, muisti, virransyöttö ja nopeat linkit voidaan koota yhdeksi toimivaksi järjestelmäksi. Edistyksellisestä pakkauksesta on siksi tullut toinen skaalausmoottori.
Perinteinen puolijohdekilpailu keskittyi etupään valmistukseen: transistoriarkkitehtuuriin, litografiaan, prosessinohjaukseen, vikatiheyteen ja saantoon. Nämä tekijät ovat edelleen perustavanlaatuisia. Heikkoa prosessisolmua ei voida pelastaa älykkäällä pakkauksella. Mutta pelkkä vahva prosessisolmu ei enää riitä suurimpiin tekoäly- ja HPC-malleihin.
Nykyaikaiset huippuluokan sirut käyttävät yhä enemmän siruja : pienempiä siruja, joilla on eri toimintoja ja jotka on kytketty yhteen koteloon. Laskentatiili voi käyttää uusinta logiikkasolmua, kun taas I/O-, välimuisti-, analogia- tai liitäntätoiminnot voivat käyttää muita prosesseja. High Bandwidth Memory eli HBM sijoitetaan sitten erittäin lähelle laskentasiruja, jotta data voi liikkua paljon suuremmalla kaistanleveydellä ja pienemmällä energiankulutuksella kuin perinteisten piirilevytason yhteyksien kautta.
Tuo arkkitehtuuri luo uusia teknisiä pullonkauloja. Pakkauksen on tarjottava erittäin tiheitä yhteenliitäntöjä, hallittava lämpöä useiden aktiivisten piirien välillä, ylläpidettävä virransyötön eheyttä, kestettävä valmistusrasitusta ja oltava testattavissa hyödyllisellä saannolla. Toisin sanoen kotelosta on tullut sirun ympärillä olevasta viimeisestä suojakuoresta osa sirun suorituskykyarkkitehtuuria.
| Kilpailukykyinen kerros | Millä on väliä | Miksi sillä on nyt merkitystä |
|---|---|---|
| Huippuluokan valmistustekniikka | Transistorin tiheys, teho, taajuus, saanto, litografia | Asettaa edistyneimpien logiikkapiirien tehokkuus- ja suorituskykyrajan |
| 2.5D-pakkaus | Logiikkaa ja HBM:ää yhdistävät välikappaleet tai sulautetut sillat | Antaa suunnittelijoille mahdollisuuden sijoittaa paljon enemmän muistin kaistanleveyttä suurten tekoälyprosessoreiden viereen |
| 3D-integraatio | Pystysuuntainen pinoaminen, TSV:t, hybridiliimaus | Lyhentää sirujen välisiä linkkejä ja lisää kaistanleveyden tiheyttä |
| Lämpö- ja tehonjakelu | Lämmönpoisto, jännitteen vakaus, takapuolen virransyöttö, pakkaussuunnittelu | Suuria tekoälypaketteja voidaan rajoittaa tehon ja jäähdytyksen avulla ennen transistorien raakalukua |
| Kokoonpano, testaus ja saanto | Tunnetusti hyvä siru, pakkauksen riitto, tarkastuskyky, luotettavuus | Monimutkainen pakkaus voi sisältää useita kalliita siruja, joten yksikin huono elementti voi tulla kalliiksi |
TSMC on edelleen selkein esimerkki siitä, miten valmistuksesta ja pakkaamisesta on tulossa yksi tiekartta. Huhtikuussa 2026 pidetyssä Pohjois-Amerikan teknologiasymposiumissa yritys ilmoitti tuottavansa jo 5,5-ristikon kokoisia CoWoS-paketteja ja suunnitelleensa 14-ristikon versiota vuodelle 2028. TSMC kertoi, että tulevan kokoonpanon on tarkoitus integroida noin 10 suurta laskentapiiriä ja 20 HBM-pinoa. Sen tiekarttaan kuuluu myös suurempia järjestelmä-kiekolle -lähestymistapoja ja tiiviimpää 3D-pinoamista SoIC:n avulla. Yksityiskohdat löytyvät TSMC:n vuoden 2026 teknologiasymposiumin tiedotteesta .
Tällä on merkitystä, koska litografiajärjestelmän ristikkokoko rajoittaa sitä, kuinka suuri yksittäinen monoliittinen siru voidaan käytännössä paljastaa. Edistyksellinen pakkaus antaa suunnittelijoille mahdollisuuden rakentaa järjestelmiä, jotka ovat suurempia kuin yksi ristikkokenttä, yhdistämällä useita siruja suuren kaistanleveyden linkeillä. Tekoälykiihdyttimille tuloksena on polku suurempaan laskentatehoon ja HBM:ään pakottamatta kaikkia toimintoja yhdelle jättimäiselle piikappaleelle.
TSMC on myös globalisoimassa tätä kokonaisuutta. Sen nykyisellä Arizonan projektisivulla kerrotaan, että suunniteltu Yhdysvaltain-investointi on kasvanut 265 miljardiin dollariin, ja siinä kuvataan kuusi puolijohdelogiikkakiekkojen tehdasta, kaksi edistynyttä pakkauslaitosta ja tutkimus- ja kehityskeskus. Sivulla todetaan myös, että ensimmäisen edistyneen pakkaustehtaan rakennustyöt aloitettiin vuoden 2026 alussa ja että yhtiö ilmoitti Yhdysvaltojen lisälaajentumissuunnitelmista heinäkuussa 2026. Projektin uusin tilannekatsaus on saatavilla TSMC:n virallisella Arizonan sivulla .
Asiakkaille merkitys ei ole pelkästään siinä, että Yhdysvalloissa voidaan valmistaa enemmän kiekkoja. Vaikka edistynyt logiikka valmistetaan kotimaassa, mutta sen on silti ylitettävä valtameri monimutkaisimman pakkauksen valmistamiseksi, toimitusketju pysyy maantieteellisesti jakautuneena. Valmistuksen ja pakkauksen lähentäminen voi kaventaa tätä kuilua, vaikka kokonaisvaltaisen ekosysteemin rakentaminen vaatii myös substraatteja, HBM:ää, kemikaaleja, työkaluja, ammattitaitoista työvoimaa ja testauskapasiteettia.
Intelin strategia on erilainen, koska se yrittää kilpailla sekä prosessorivalmistajana että ulkopuolisena valmistajana. Intelin mukaan sen 18A-prosessi on nyt suurten volyymien tuotannossa Yhdysvalloissa ja yhdistää RibbonFET-porttitransistorit PowerVia-takaosan virransyöttöön. Kesäkuussa 2026 Intel ilmoitti myös, että 18A-P oli siirtynyt riskialttiiseen tuotantoon. Prosessin tiedot ja nykytila on julkaistu Intel Foundryn Intel 18A -teknologiasivulla .
Mutta Intel painottaa yhä enemmän solmun ympärillä olevaa koteloa. EMIB käyttää koteloalustaan upotettuja pieniä piisiltoja piirien yhdistämiseen suurella tiheydellä ilman täysikokoista piivälikappaletta. Foveros lisää vertikaalisen pinoamisen, ja uudemmat yhdistelmät pyrkivät yhdistämään horisontaalisen ja vertikaalisen integroinnin suurempiin heterogeenisiin järjestelmiin. Intelin nykyinen edistynyt kotelovalikoima kuvaa EMIB-, Foveros-, Foveros Direct- ja 3.5D-yhdistelmiä osana tätä tiekartta.
Kesäkuussa 2026 Intel asetti myös edistyneet pakkausratkaisut oman valimon johdon alaisuuteen. Tämä rakenteellinen muutos heijastaa sitä, kuinka strategisesti tärkeäksi taustaintegraatio on tullut. Käytännön testi ei ole pakkausnimien määrä tiekartalla. Kyse on siitä, pystyvätkö ulkopuoliset asiakkaat hyväksymään malleja, saavuttamaan ennustettavia määriä, lisäämään tuotantomääriä ja yhdistämään siruja useista lähteistä ilman kohtuuttomia kustannuksia tai aikatauluriskejä.
Yhdysvaltain hallitus on myös siirtynyt pelkkään valmistukseen keskittyvästä lähestymistavasta pidemmälle. Tammikuussa 2025 kauppaministeriö myönsi 1,4 miljardia dollaria apurahoja, jotka liittyivät National Advanced Packaging Manufacturing Program -ohjelmaan. Apurahoihin sisältyi rahoitusta edistyneille alustoille ja materiaaleille sekä pakkausprototyyppien ja pilottilaitoksen rakentamiseen. Tavoitteena on nimenomaisesti auttaa siirtämään edistyneitä pakkausteknologioita tutkimuksesta skaalautuvaan kotimaiseen valmistukseen. Apuraharakenne on kuvattu kauppaministeriön tiedotteessa .
Tämä politiikan muutos on tärkeä, koska maalla voi olla edistynyt tehdas ja se voi silti olla vahvasti riippuvainen ulkomailla tapahtuvasta kokoonpanosta, alustoista, pakkauslaitteista tai muisteista. Resilientti puolijohteiden toimitusketju ei siis ole yksi tehdas. Se on kiekkotehtaiden, pakkaustehtaiden, materiaalitoimittajien, työkalujen valmistajien, muistien valmistajien, testauslaitosten ja suunnitteluekosysteemien verkosto.
Samsung lähestyy kilpailua erilaisella resurssien kokonaisuudella: valimovalmistus, edistynyt muisti ja pakkausteknologiat saman yrityksen sateenvarjon alla. Sen valimoliiketoiminta kuvaa I-Cube-ratkaisuja 2,5D-integraatioon ja X-Cube-ratkaisuja 3D-integraatioon, painottaen laskentapiirien ja HBM:n yhdistämistä heterogeenisissä järjestelmissä. Samsungin virallinen edistyneiden pakkausten yleiskatsaus selittää tämän strategian.
Mahdollinen etu on koordinointi. Tekoälyprosessorit ovat vahvasti riippuvaisia HBM:stä, ja kotelosuunnittelu liittyy läheisesti siihen, kuinka monta muistipinoa voidaan sijoittaa laskentapiirien ympärille, miten nämä piirit on kytketty toisiinsa ja miten koko kokoonpano jäähdytetään. Yritys, joka pystyy koordinoimaan logiikan, muistin ja pakkauksen, voi mahdollisesti optimoida koko järjestelmän sen sijaan, että jokaista komponenttia käsiteltäisiin erillisenä hankintaongelmana.
Se ei automaattisesti takaa johtajuutta. Asiakkaat ovat edelleen kiinnostuneita prosessien kypsyydestä, suunnittelutyökaluista, ekosysteemin tuesta, saannosta, kapasiteetista ja vapaudesta yhdistää eri toimittajien komponentteja. Globaalissa kilpailussa on yhä enemmän kyse parhaan kokonaisvaltaisen valmistusalustan tarjoamisesta parhaan yksittäisen teknologian sijaan.
Euroopan strategiassa ei niinkään ole kyse Aasian ja Yhdysvaltojen ekosysteemien kaikkien osien kopioimisesta yhdessä yössä, vaan pikemminkin yhteisen infrastruktuurin luomisesta, jonka avulla tutkimus voidaan siirtää teolliseen käyttöön. Tammikuussa 2026 Grenoblessa sijaitseva FAMES-pilottilinja oli ensimmäinen viidestä Chips Act -pilottilinjasta, joka otettiin käyttöön. Helmikuussa EU avasi NanoIC-pilottilinjan imecissä Leuvenissä kokonaisinvestoinnilla, josta 700 miljoonaa euroa on EU:n rahoitusta. NanoIC keskittyy yli kahden nanometrin teknologioihin ja lähes teolliseen kokeiluun. Euroopan komission NanoIC-ilmoitus tarjoaa rahoituksen ja laajuuden.
Pakkaus on nimenomaisesti osa strategiaa. Maaliskuussa 2026 Euroopan komissio myönsi Open EU Foundry -statuksen Silicon Boxin projektille Novarassa, Italiassa, ja kuvaili sitä edistyneeksi puolijohdepakkaus- ja testauslaitokseksi, joka integroi siruja paneelitason pakkauksen avulla. Katso komission Open EU Foundry -päätös .
Poliittinen kehys on vielä kehittymässä. Kesäkuussa 2026 komissio ehdotti Chips Act 2.0 -lakiesitystä, jonka tavoitteena oli vähentää strategisia riippuvuuksia ja vahvistaa tukea edistyneelle sirutuotannolle. Koska kyseinen toimenpide on pikemminkin ehdotus kuin valmis lainsäädäntötulos, sitä tulisi lukea toimintasuunnitelmana, ei lopullisena rahoitus- tai valmistustakuuna. Ehdotus on saatavilla Euroopan komission Chips Act 2.0 -sivulla .
Japanin puolijohdestrategiasta keskustellaan usein huippuluokan tehtaiden ja vahvan laite- ja materiaaliekosysteemin kautta, mutta myös pakkausteknologia saa suoraa huomiota. Japanin talous-, kauppa- ja teollisuusministeriö ilmoitti 11. huhtikuuta 2026 valituista Post-5G-ohjelmansa hankkeista, joihin sisältyi pakkausteknologian kehittäminen optista toteutusta varten edistyneissä puolijohdeprosesseissa. Alkuperäinen valintailmoitus on METI-ohjelman sivulla .
Optisella pakkauksella on merkitystä, koska sähköiset linkit kuluttavat enemmän tehoa ja niiden skaalaaminen vaikeutuu tiedonsiirtonopeuksien kasvaessa. Yhdistetty optinen pakkaus ja muut optiset yhteenliitäntämenetelmät pyrkivät siirtämään dataa pienemmällä energialla bittiä kohden lyhyillä ja keskipitkillä etäisyyksillä. Teknologia kehittyy edelleen, mutta se on yhä enemmän osa tekoälyinfrastruktuurin pakkaussuunnitelmaa kuin erillinen verkostoitumisaihe.
Pienemmät ominaisuudet vaativat edelleen parempaa litografiaa, metrologiaa, maskeja, resistiprosesseja ja virheenhallintaa. Korkea NA-arvo EUV voi vähentää kuvioinnin monimutkaisuutta joillakin kerroksilla, mutta taloudellinen kysymys on, oikeuttavatko työkalun tuottavuus, saanto ja prosessien integrointi valtavat pääomakustannukset.
Signaalin ja tehon reitityksen kilpaillessa tilasta tehonsyötön siirtäminen kiekon takapuolelle voi vähentää ylikuormitusta ja jännitehäviöitä. Intel käyttää jo PowerViaa 18A:n virralla, kun taas muut tehtaat kehittävät omia lähestymistapojaan. Tämä on valmistusinnovaatio, jolla on suoria vaikutuksia paketti- ja järjestelmäsuunnitteluun.
Perinteiset mikrokohoumat vievät tilaa ja lisäävät vastusta. Kupari-kupari-hybridiliitos voi tukea paljon hienompia liitoksia pinottujen sirujen välillä, mikä lisää kaistanleveyttä ja vähentää samalla energiankulutusta siirrettyä bittiä kohden. Haasteena on valmistuksen tarkkuus, pinnanlaatu, kohdistus ja saanto.
Tekoälykiihdyttimille muistin kaistanleveys voi olla yhtä tärkeää kuin raaka laskentateho. Useammat HBM-pinot, suuremmat laskentakompleksit ja tiheämmät yhteenliitännät lisäävät lämpötiheyttä. Pakkausjohtajuus riippuu siksi jäähdytyksestä, mekaanisesta suunnittelusta, materiaaleista ja virrankulutuksesta yhtä paljon kuin yhteenliitäntöjen tiheydestä.
Useiden kalliiden piirien pakkaaminen suurentaa saantoriskiä. Valmistajien on tunnistettava vialliset piirit ennen kokoonpanoa, testattava liitokset liittämisen jälkeen ja diagnosoitava vikoja rakenteissa, joita voi olla vaikea tutkia suoraan. Paremmilla testausmenetelmillä voi olla merkittävä vaikutus sirujärjestelmien taloudellisuuteen.
Datakeskusoperaattorille puolijohdekilpailu näkyy enemmän kuin vertailuarvoina. Pakkauskapasiteetti voi vaikuttaa kiihdyttimien saatavuuteen. HBM-integraatio vaikuttaa muistin kaistanleveyteen ja käytettävissä olevaan mallikokoon. Lämpösuunnittelu vaikuttaa räkkitiheyteen ja jäähdytysvaatimuksiin. Prosessien tehokkuus vaikuttaa sähkönkulutukseen. Maantieteellinen hajauttaminen voi vaikuttaa toimitusaikoihin ja toimitusten jatkuvuuteen.
Tämä tarkoittaa, että ostajien tulisi arvioida kiihdyttimiä järjestelminä. Nimellisesti nopeampi laskentapiiri ei välttämättä ole parempi alusta, jos muistijärjestelmä on rajoitettu, paketti kuumenee nopeammin tai tarjontaa rajoittaa erikoistunut pakkausvaihe. Samoin hieman vanhemmalla solmulla valmistettu siru voi pysyä erittäin kilpailukykyisenä, jos sen pakettiarkkitehtuuri, muistin kaistanleveys, ohjelmistopino ja energiatehokkuus ovat vahvempia.
Vuoden 2026 maailmanlaajuinen puolijohdekilpailu ei ole yksittäinen kilpailu, jossa on vain yksi voittaja. TSMC yhdistää aggressiivisen huippuluokan valmistuksen nopeasti laajeneviin 3DFabric- ja CoWoS-valmiuksiin. Intel pyrkii yhdistämään 18A-luokan valmistuksen eriytettyyn pakkauspinoon ja Yhdysvaltoihin keskittyvään valmistusmalliin. Samsung voi yhdistää valmistus-, muisti- ja edistyneet pakkausratkaisut. Eurooppa rakentaa jaettua pilotti-infrastruktuuria ja uutta pakkauskapasiteettia, kun taas Japani investoi taustapään ja optisen integroinnin teknologioihin laajemman puolijohdepohjansa rinnalla.
Tärkein muutos on käsitteellinen: kotelo on nyt osa prosessoria. Tulevaisuuden suorituskyvyn parannukset eivät tule pelkästään transistoreiden pienentämisestä, vaan myös oikeanlaisten laskenta-, muisti-, I/O- ja optisten komponenttien sijoittamisesta yhteen riittävän kaistanleveyden, energiatehokkuuden, jäähdytyksen, tuoton ja valmistuskapasiteetin kanssa, jotta suunnittelusta tulee taloudellista. Yrityksillä ja alueilla, jotka hallitsevat sekä valmistuksen että heterogeenisen integroinnin, on vahvin asema seuraavan sukupolven tekoälyssä ja suurteholaskennassa.
Opi, miten tekoäly voi tukea strategista konfliktien ratkaisemista, vaatimustenmukaisuuden seurantaa ja taktista turvallisuutta UTM- ja U-avaruusjärjestelmissä käytännön arkkitehtuurin ja validointiohjeiden avulla.
Compare global programs in biopharmaceuticals, gene therapy, CRISPR, genomic medicine, and biotech manufacturing by curriculum, research fit, and career goals.
Opi, miten matalalla lentävät drooniverkot yhdistävät verkkokauppatilauksia, keskuksia, ilmatilapalveluita ja kotiinkuljetuksia – ja mitä turvalliseen skaalautumiseen tarvitaan.
Vertaile Yhdysvaltojen, Ison-Britannian ja Sveitsin johtavia BCI:n ja neurotekniikan tutkinto-ohjelmia opetussuunnitelman, tutkimuksen syvyyden, tulosten ja kompromissien perusteella.
Opi, miten toimitusketjun digitaaliset kaksoset parantavat häiriöiden näkyvyyttä, skenaariosuunnittelua, jäljitettävyyttä ja sietokykyä – ja missä niiden rajoitukset ovat edelleen merkityksellisiä.
Katso, kuinka edistynyt pii, sirut, pakkaukset, reunalaskennan tekoäly ja tehoelektroniikka muokkaavat tehtaita, energia-alaa, robotiikkaa, datakeskuksia ja teollisuusjärjestelmiä.
Akkuvarastointi skaalautuu nopeasti. Opi, miten verkkoon kytketyt akut tasapainottavat tuuli- ja aurinkoenergiaa, tukevat luotettavuutta, vähentävät rajoituksia ja missä niiden rajat ovat.
Tutustu siihen, miten kohdennetut geeniterapiat muuttavat harvinaisten sairauksien hoitoa, viimeaikaisista FDA:n hyväksynnöistä antotapoihin, turvallisuusriskeihin, kelpoisuuteen ja tulevaisuuden personoituihin hoitoihin.
Kuinka UTM voi kehittyä nykypäivän hajanaisista drone-operaatioista luotettavaksi ja yhteentoimivaksi liikennekerrokseksi BVLOS:lle, U-spacelle, yleiselle turvallisuudelle ja edistyneelle ilmaliikenteelle.
Compare carbon capture, CCUS, chemical, environmental, and geoenergy programs, plus a practical checklist for choosing the right study path.
