Шта је баријера памћења?

Историјски гледано, процесори су били савршено секвенцијалне машине. Ово је веома логично и лако за разумевање, али може бити проблем са перформансама. Током година, било је много генијалних прилагођавања дизајна ЦПУ-а како би се извукли што је могуће више перформанси из силиконских плочица. Међутим, једно од занимљивијих је извршење ван реда. У ЦПУ-овима за извршавање ван редоследа, инструкције не морају нужно да се извршавају редоследом којим су издате.

Сталлинг ин Ордер

Главни проблем са перформансама на који ЦПУ наилази се зове застој у цевоводу. Ово се дешава када инструкција зависи од неке меморије, али та меморија није директно доступна у регистру. У овом случају, ЦПУ мора пронаћи ту вредност у меморији. Кеш процесора се прво проверава јер су то најбржи меморијски ниво. Ако вредност није ту, проверава се системска РАМ меморија. Током овог времена, ЦПУ мора да мирује, пошто инструкције зависне од меморије морају бити завршене редом пре следећих инструкција.

Утицај на перформансе застоја цевовода можда није тако лош, али може бити и релативно озбиљан. На пример, Л1 кеш обично може да врати резултат у редоследу величине од 5 ЦПУ циклуса. Л2 кеш меморија може да траје 20 циклуса, Л3 око 200 циклуса, а системска РАМ око 400 циклуса. С обзиром да ЦПУ може да ради на око 5 ГХз, што је 5 милијарди тактова у секунди, чак ни 400 циклуса није тако лоше (0,000008%). Али ако имате много инструкција које треба да референцирају податке ниже на нивоима кеша, кумулативни ефекат може изазвати приметно успоравање.

Извршење ван реда и преименовање регистра

Извршење ван редоследа је техника која омогућава планеру да промени редослед инструкција у свом реду. Овим преуређивањем, може изабрати да одреди приоритет одређеним нитима у односу на друге. Такође може да гурне инструкције назад у ред када имају зависност од података која још није испуњена. Ово спречава застоје цевовода што је више могуће, минимизирајући циклусе мировања.

Извршење ван редоследа захтева функцију која се зове преименовање регистра. ЦПУ може приступити подацима који се чувају у регистрима унутар једног циклуса. Регистри се користе за чување података који се читају и уписују. Од суштинске је важности, међутим, осигурати да рачунар у целини види све што се дешава у логичном редоследу, а не у ванредном, ЦПУ циклусу оптимизованом редоследу. Да би се ово омогућило, ЦПУ-ови имају много више логичких регистара него што захтева архитектура ЦПУ-а.

Подаци које је потребно исписати, али имају „раније“ упутство које још није завршено, стављају се у регистар холдинга. Ови подаци се не преносе у други регистар када се налог среди сам. Уместо тога, име регистра за чување се мења у име регистра у коме би требало да буде. Ово је донекле слично припреми десерта пре главног јела, али га онда држите у фрижидеру док не дође време за послуживање.

Ови логички регистри су потпуно неадресирани. ЦПУ може стварно да адресира само логичке регистре који тренутно деле име архитектонских регистара. Уз то, ЦПУ их је такође довољно свестан да ако се друге преуређене инструкције ослањају на податке у логичком регистру чувања, могу да их користе уместо „застарелих“ података у архитектонском регистру у том одређеном емпиријском тренутку.

Меморијске баријере

Меморијска баријера – која се такође назива мембар, меморијска ограда или инструкција ограде – је инструкција у рачунарском коду. Омогућава програмеру да примени ограничење наруџбине на меморијске операције издате пре и после меморијске баријере. Меморијска баријера налаже ЦПУ планеру да осигура да се све инструкције обрађују пре било које инструкције после баријере. Ово се ради како би се осигурало да су важне операције завршене у исправном редоследу.

Генерално, на савременим рачунарима то не би требало да буде потребно. Извршење ван редоследа и преименовање регистра су добро успостављена и зрела поља. Без обзира на то, меморијска баријера може бити од помоћи за старије, мање софистициране процесоре који су ван реда или се користе у критичним меморијским операцијама.

Меморијске баријере могу доћи са одређеним оштећењима перформанси. То је зато што они активно спречавају ЦПУ планер да оптимизује одређене делове тока инструкција. Ово повећава могућност застоја цевовода.

Закључак

Меморијска баријера је инструкција која обезбеђује ограничење наруџбине меморијских операција. Ово је важно јер процесори за извршавање ван редоследа могу да промене редослед одређених инструкција. Иако је преименовање регистра добро успостављено као метод за осигурање интегритета меморије у овом окружењу, може бити од помоћи да се то обезбеди ручно.

Меморијска баријера приморава ЦПУ планер да осигура да су инструкције завршене пре било које инструкције после баријере. Ово спречава преуређење меморијских операција. Такође спречава ЦПУ да оптимизује ток инструкција, што може утицати на перформансе.