Шта је банка меморије?

Постоји много различитих слојева за адресирање ДРАМ-а. ДИММ је вероватно најпознатији, са ДИММ-ом ( Дуал Ин-лине Мемори Модуле ) који је РАМ меморија. На крају, меморијом се управља преко адресе реда и колоне. Међутим, постоји још много слојева између. Меморији се приступа преко канала. Сваки канал је потпуно независан и може преносити податке у исто време.

Напомена: Док су канали независни, они раде узастопно и синхронизовани су. Неопходно је осигурати да сваки попуњени канал ради истом брзином и да има тачан тајминг. У идеалном случају, сви повезани ДИММ модули треба да буду идентични и из једног комплета. Неидентична РАМ меморија може изазвати проблеме са стабилношћу. Ако су ДИММ модули различитих брзина повезани, најбржи ће бити ограничен на најспорију брзину.

На ДИММ-у имате један или више рангова ДРАМ чипова. Сви чипови у рангу се адресирају одједном и у суштини се представљају ЦПУ-у као један већи ДРАМ чип. Ово функционише јер су подаци распоређени по свим ДРАМ чиповима у рангу. На пример, канал има ширину од 64 бита, а ДРАМ чип има ширину од 8 бита. Потребно је 8 ДРАМ чипова за обезбеђивање 64 бита података на пинове података. Ранг је у суштини дефинисан одабиром чипа, који делује као бифуркатор чипова под његовом контролом. Сваки чип има неколико банака.

Банкарство на ДРАМ-у

У једном ДРАМ чипу постоји више банака. ДДР4 спецификација додељује 4 бита за адресе банака, омогућавајући 16 банака по ДРАМ чипу. Свака банка је генерално независна и може бити у било којој фази циклуса приступа/освежавања. Све банке имају само један сет пинова за податке. Ова конфигурација ограничава ДРАМ чип да има само једну банку која преноси или прима податке по циклусу такта. Такође омогућава снажан цевовод, који, под довољним оптерећењем, омогућава да ти пинови за податке буду активни у већини, ако не и свим циклусима такта, уместо да мирују док се отвара нови ред.

Још једна кључна ствар коју треба знати о банкама је да су оне у потпуности синхронизоване у низу ДРАМ чипова. Ова синхронизација је толико потпуна да се може сматрати да банке обухватају све ДРАМ чипове у рангу.

Радни пример

Хајде да употребимо пример; у овом примеру, операција читања долази до ранга за приступ банци 2, реду 3, колони 4. Сви ДРАМ чипови у рангу ће отворити ред три, колону четири у другој банци. Сваки ће вратити 8 битова података. Одабир чипа који дефинише ранг ће спојити податке које прими у 64-битни широки формат канала и послати их меморијском контролеру на ЦПУ-у.

Узимајући пример мало даље, у исто време када банка 2 рукује захтевом за читање, банка три може да изврши операцију освежавања. Поред тога, банка може затворити свој отворени ред како би је припремила за отварање новог. Банка 7 може истовремено да заврши операцију читања. Међутим, не може истовремено да шаље податке јер све банке деле исти скуп пинова података. Банка 7 мора да сачека да пинови за податке буду слободни да пренесу своје податке.

Оптимизације у банкарском систему

Пажљивим слањем захтева ка свим банкама у рангу, меморијски контролер може да обезбеди оптимално коришћење пинова података и ДРАМ чипова и канала уопште. На пример, претпоставимо да би се две команде читања за две банке преклапале тако да би друга операција читања остала да чека да се пинови података ослободе из прве. У том случају, операција освежавања може да се убаци у једну или више других банака које иначе нису у активној употреби у том тренутку.

Закључак

Унутар ДРАМ чипа постоји неколико банака. Сваком банком може се управљати независно, иако све деле пинове података. То значи да се операције приступа и освежавања могу конструисати, али стварне податке који се уписују или читају могу примити или послати само једна банка у исто време. Свака банка се неприметно шири на све ДРАМ чипове у рангу, а ови чипови делују узастопно. Коришћење банака, посебно када је приступ оптимизован, помаже да се максимизира употреба пинова података када је под довољно великим оптерећењем да је то могуће. Не заборавите да поделите своје коментаре испод.