K 12. septembru 2026 jeden z najjasnejších signálov, že sa preteky v polovodičoch zmenili, pochádza skôr z litografie než z uvedenia produktu na trh. 7. septembra spoločnosti Intel Foundry a ASML uviedli, že High-NA EUV sa použilo vo viac ako milióne krokov spracovania doštičiek, ktoré zahŕňajú kvalifikáciu nástrojov, výskum, vývoj a hromadnú výrobu na vybraných vrstvách procesorov Intel Core Ultra Series 3. Spoločnosti tiež uviedli, že prekrytie, priepustnosť a dostupnosť spĺňajú očakávania spoločnosti Intel. To neznamená, že každá špičková doštička sa teraz vyrába s High-NA EUV, ale ukazuje to, že technológia, o ktorej sa kedysi diskutovalo najmä ako o ďalšej hranici litografie, sa presúva do reálnych výrobných pracovných postupov. Pozrite si aktualizáciu výroby High-NA EUV od spoločnosti Intel zo septembra 2026 .
Väčším ponaučením je, že súťaž už nie je len o tom, ktorá spoločnosť dokáže vytlačiť najmenší tranzistor. Špičková výroba je stále nesmierne dôležitá, ale moderné akcelerátory umelej inteligencie a vysokovýkonné procesory sú čoraz viac obmedzené tým, ako efektívne je možné zostaviť výpočtové čipy, pamäť, napájanie a vysokorýchlostné prepojenia do jedného fungujúceho systému. Pokročilé puzdro sa preto stalo druhým nástrojom na škálovanie.
Tradičná konkurencia v oblasti polovodičov sa zameriavala na výrobu na prednej strane: architektúra tranzistorov, litografia, riadenie procesov, hustota defektov a výťažnosť. Tieto faktory zostávajú základnými. Slabý procesný uzol sa nedá zachrániť inteligentným balením. Ale silný procesný uzol sám o sebe už nestačí pre najväčšie návrhy umelej inteligencie a vysokovýkonných počítačov.
Moderné špičkové čipy čoraz častejšie používajú chiplety : menšie čipy s rôznymi funkciami, ktoré sú zapojené v jednom puzdre. Výpočtový blok môže používať najnovší logický uzol, zatiaľ čo I/O, vyrovnávacia pamäť, analógové alebo rozhraniové funkcie môžu používať iné procesy. Pamäť s vysokou šírkou pásma alebo HBM sa potom umiestňuje extrémne blízko výpočtových čipov, takže dáta sa môžu pohybovať s oveľa väčšou šírkou pásma a nižšou spotrebou energie, ako by to bolo možné prostredníctvom konvenčných pripojení na úrovni dosky.
Táto architektúra vytvára novú sadu technických úzkych miest. Puzdro musí poskytovať veľmi husté prepojenia, kontrolovať teplo naprieč viacerými aktívnymi čipmi, udržiavať integritu napájania, odolávať výrobnému namáhaniu a byť testovateľné s užitočnými výťažnosťami. Inými slovami, puzdro sa zmenilo z konečného ochranného obalu okolo čipu na súčasť výkonnostnej architektúry čipu.
| Konkurenčná vrstva | Na čom záleží | Prečo je to teraz dôležité |
|---|---|---|
| Špičková výroba | Hustota tranzistorov, výkon, frekvencia, výťažnosť, litografia | Stanovuje maximálnu účinnosť a výkon najpokročilejších logických čipov |
| 2,5D balenie | Interpozéry alebo vstavané mostíky spájajúce logiku a HBM | Umožňuje dizajnérom umiestniť oveľa väčšiu pamäťovú šírku pásma vedľa veľkých procesorov AI |
| 3D integrácia | Vertikálne stohovanie matríc, TSV, hybridné lepenie | Skracuje medzičipové spojenia a zvyšuje hustotu šírky pásma |
| Dodávka tepla a energie | Odvod tepla, stabilita napätia, zadné napájanie, dizajn puzdra | Veľké balíky umelej inteligencie môžu byť obmedzené napájaním a chladením pred počtom tranzistorov |
| Montáž, test a výťažnosť | Známa bezchybná matrica, výťažnosť balenia, kontrola, spoľahlivosť | Komplexné puzdro môže obsahovať veľa drahých čipov, takže jeden chybný prvok môže byť nákladný. |
Spoločnosť TSMC zostáva najjasnejším príkladom toho, ako sa výroba a balenie stávajú jedným plánom. Na svojom Severoamerickom technologickom sympóziu v apríli 2026 spoločnosť uviedla, že už vyrába puzdrá CoWoS s veľkosťou 5,5 reticle a na rok 2028 plánuje verziu so 14 reticle. Spoločnosť TSMC uviedla, že budúca konfigurácia má integrovať približne 10 veľkých výpočtových čipov a 20 HBM stohov. Jej plán zahŕňa aj väčšie prístupy „systém na doštičke“ a užšie 3D stohovanie prostredníctvom SoIC. Podrobnosti sú uvedené v oznámení spoločnosti TSMC z technologického sympózia v roku 2026 .
Je to dôležité, pretože veľkosť osnovy litografického systému obmedzuje, akú veľkú časť monolitického čipu je možné prakticky odkryť. Pokročilé balenie umožňuje návrhárom vytvárať systémy väčšie ako jedno pole osnovy prepojením viacerých čipov pomocou vysokorýchlostných spojení. Pre urýchľovače umelej inteligencie je výsledkom cesta k väčšiemu výpočtovému výkonu a väčšiemu HBM bez toho, aby sa každá funkcia musela nútiť do jedného obrovského kusu kremíka.
Spoločnosť TSMC tiež globalizuje viac z tohto balíka. Na svojej aktuálnej stránke o projekte v Arizone sa uvádza, že plánovaná investícia v USA sa rozšírila na 265 miliárd dolárov a opisuje šesť tovární na výrobu polovodičových logických doštičiek, dve zariadenia na pokročilé balenie a centrum výskumu a vývoja. Uvádza sa tiež, že prvá továreň na pokročilé balenie vstúpila do počiatočných fáz výstavby začiatkom roka 2026 a že spoločnosť oznámila ďalšie zámery expanzie v USA v júli 2026. Najnovší stav projektu je k dispozícii na oficiálnej stránke TSMC v Arizone .
Pre zákazníkov nie je dôležité len to, že v Spojených štátoch sa dá vyrobiť viac waferov. Ak sa pokročilá logika vyrába doma, ale pre najsofistikovanejšie balenie musí stále prekonať oceán, dodávateľský reťazec zostáva geograficky rozdelený. Zblíženie výroby a balenia môže túto priepasť zmenšiť, hoci vybudovanie kompletného ekosystému si vyžaduje aj substráty, HBM, chemikálie, nástroje, kvalifikovanú pracovnú silu a testovacie kapacity.
Stratégia spoločnosti Intel je odlišná, pretože sa snaží konkurovať ako spoločnosť vyrábajúca procesory aj ako externá zlieváreň. Intel uvádza, že jeho proces 18A sa v súčasnosti vo veľkoobjemovej výrobe v Spojených štátoch a kombinuje tranzistory RibbonFET s obvodom okolo hradla s napájaním PowerVia na zadnej strane. V júni 2026 spoločnosť Intel tiež oznámila, že proces 18A-P vstúpil do rizikovej výroby. Podrobnosti o procese a aktuálny stav sú zverejnené na technologickej stránke Intel Foundry venovanej Intel 18A .
Intel však kladie čoraz väčší dôraz na puzdro okolo uzla. EMIB používa malé kremíkové mostíky zabudované do substrátu puzdra na prepojenie čipov s vysokou hustotou bez nutnosti kremíkového prechodu plnej veľkosti. Foveros pridáva vertikálne stohovanie a novšie kombinácie sa zameriavajú na zlúčenie horizontálnej a vertikálnej integrácie do väčších heterogénnych systémov. Súčasné portfólio pokročilých puzdier spoločnosti Intel opisuje kombinácie EMIB, Foveros, Foveros Direct a 3.5D ako súčasť tohto plánu.
V júni 2026 spoločnosť Intel tiež zaradila pokročilé balenie pod špecializované vedenie zlievarne, čo je štrukturálna zmena, ktorá odráža strategickú dôležitosť integrácie back-endu. Praktickým testom nie je počet názvov balení na pláne. Ide o to, či externí zákazníci dokážu kvalifikovať návrhy, dosiahnuť predvídateľné výťažnosti, zvýšiť objem výroby a kombinovať matrice z viacerých zdrojov bez nadmerných nákladov alebo rizika súvisiaceho s harmonogramom.
Vláda USA sa tiež posunula od prístupu zameraného len na výrobu. V januári 2025 Ministerstvo obchodu finalizovalo granty vo výške 1,4 miliardy dolárov viazané na Národný program pokročilej výroby obalov vrátane financovania pokročilých substrátov a materiálov, ako aj zariadenia na výrobu prototypov a pilotné testovanie obalov. Cieľom je výslovne pomôcť presunúť pokročilé technológie balenia z výskumu do škálovateľnej domácej výroby. Štruktúra grantov je opísaná v oznámení Ministerstva obchodu .
Táto zmena politiky je dôležitá, pretože krajina môže mať pokročilú továreň a stále byť vo veľkej miere závislá od montáže v zahraničí, substrátov, baliacich zariadení alebo pamätí. Odolný dodávateľský reťazec polovodičov preto nie je jedna továreň. Je to sieť tovární na výrobu doštičiek, baliacich závodov, dodávateľov materiálov, výrobcov nástrojov, výrobcov pamätí, testovacích zariadení a dizajnových ekosystémov.
Spoločnosť Samsung pristupuje k pretekom s inou sadou aktív: zlievareňskou výrobou, pokročilou pamäťou a technológiami balenia pod jednou korporátnou záštitou. Jej zlievareňská divízia opisuje riešenia I-Cube pre 2,5D integráciu a X-Cube pre 3D integráciu s dôrazom na kombináciu výpočtových matríc a HBM v heterogénnych systémoch. Túto stratégiu vysvetľuje oficiálny prehľad pokročilých technológií balenia od spoločnosti Samsung.
Potenciálnou výhodou je koordinácia. Procesory umelej inteligencie vo veľkej miere závisia od HBM a dizajn puzdra úzko súvisí s tým, koľko pamäťových zásobníkov je možné umiestniť okolo výpočtových čipov, ako sú tieto čipy prepojené a ako je celá zostava chladená. Spoločnosť, ktorá dokáže koordinovať logiku, pamäť a puzdro, môže byť schopná optimalizovať celý systém, namiesto toho, aby s každou súčasťou zaobchádzala ako so samostatným problémom obstarávania.
To automaticky nezaručuje vedúce postavenie. Zákazníci sa stále zaujímajú o vyspelosť procesov, návrhové nástroje, podporu ekosystému, výťažnosť, kapacitu a slobodu kombinovať komponenty od rôznych dodávateľov. Globálne preteky sa čoraz viac zameriavajú na ponuku najlepšej kompletnej výrobnej platformy, a nie na najlepšiu izolovanú technológiu.
Európska stratégia sa ani tak netýka snahy zo dňa na deň duplikovať každú časť ázijského a amerického ekosystému, ako skôr vytvorenia spoločnej infraštruktúry, ktorá dokáže presunúť výskum do priemyselného využitia. V januári 2026 sa pilotná linka FAMES v Grenobli stala prvou z piatich pilotných liniek v rámci zákona o čipoch, ktorá bola uvedená do prevádzky. Vo februári EÚ otvorila pilotnú linku NanoIC v spoločnosti imec v Leuvene s celkovou investíciou 2,5 miliardy eur vrátane 700 miliónov eur z financovania EÚ. NanoIC sa zameriava na technológie nad 2 nm a takmer priemyselné experimenty. Oznámenie Európskej komisie o NanoIC poskytuje finančné prostriedky a rozsah.
Balenie je výslovne súčasťou stratégie. V marci 2026 Európska komisia udelila projektu spoločnosti Silicon Box v talianskej Novare status Open EU Foundry a opísala ho ako pokročilé zariadenie na balenie a testovanie polovodičov, ktoré bude integrovať čipy pomocou balenia na úrovni panelov. Pozri rozhodnutie Komisie o Open EU Foundry .
Politický rámec sa stále vyvíja. V júni 2026 Komisia navrhla zákon o čipoch 2.0 s cieľom znížiť strategické závislosti a posilniť podporu pre výrobu pokročilých čipov. Keďže toto opatrenie je skôr návrhom než dokončeným legislatívnym výsledkom, malo by sa chápať ako smerovanie, nie ako hotová záruka financovania alebo výroby. Návrh je k dispozícii na stránke Európskej komisie venovanej zákonu o čipoch 2.0 .
Japonská stratégia v oblasti polovodičov je často diskutovaná prostredníctvom špičkových tovární a ich silného ekosystému zariadení a materiálov, ale priama pozornosť sa venuje aj oblasti balenia. Japonské ministerstvo hospodárstva, obchodu a priemyslu 11. apríla 2026 oznámilo vybrané projekty v rámci svojho programu Post-5G, ktoré zahŕňali vývoj technológie balenia pre optickú implementáciu v pokročilých procesoch výroby polovodičov. Pôvodné oznámenie o výbere je k dispozícii na stránke programu METI .
Optické balenie je dôležité, pretože elektrické prepojenia spotrebúvajú viac energie a s rastúcou rýchlosťou prenosu dát sa stávajú ťažšie škálovateľnými. Kobalená optika a iné prístupy k optickému prepojeniu sa zameriavajú na prenos dát s nižšou energiou na bit na krátke a stredné vzdialenosti. Táto technológia sa stále vyvíja, ale čoraz viac sa stáva súčasťou plánu balenia pre infraštruktúru umelej inteligencie, než samostatnou sieťovou témou.
Menšie prvky si stále vyžadujú lepšiu litografiu, metrológiu, masky, procesy rezistov a kontrolu defektov. EUV s vysokou numerickou abnormalitou môže znížiť zložitosť vytvárania vzorov na niektorých vrstvách, ale ekonomickou otázkou je, či produktivita nástrojov, výťažnosť a integrácia procesov odôvodňujú obrovské kapitálové náklady.
Keďže smerovanie signálu a smerovanie napájania súperia o priestor, presunutie dodávky napájania na zadnú stranu doštičky môže znížiť preťaženie a straty napätia. Spoločnosť Intel už používa PowerVia na 18 A, zatiaľ čo iné zlievarne vyvíjajú vlastné prístupy. Ide o inováciu vo výrobe s priamymi dôsledkami pre dizajn puzdra a systému.
Tradičné mikrovrcholiky zaberajú miesto a zvyšujú odpor. Hybridné prepojenie medi s meďou dokáže podporiť oveľa jemnejšie spojenia medzi stohovanými čipmi, čím sa zvyšuje hustota šírky pásma a zároveň znižuje energia na prenesený bit. Výzvou je presnosť výroby, kvalita povrchu, zarovnanie a výťažnosť.
Pre akcelerátory umelej inteligencie môže byť šírka pásma pamäte rovnako dôležitá ako priepustnosť hrubých výpočtov. Viac HBM stackov, väčšie výpočtové komplexy a hustejšie prepojenia zvyšujú tepelnú hustotu. Vedúce postavenie v oblasti balenia preto závisí rovnako od chladenia, mechanického dizajnu, materiálov a napájania, ako aj od rozteče prepojení.
Balenie obsahujúce viacero drahých čipov zvyšuje riziko výnosu. Výrobcovia musia pred montážou identifikovať chybné čipy, po spojení testovať prepojenia a diagnostikovať poruchy v štruktúrach, ktoré môže byť ťažké priamo overiť. Lepšia metodika testovania môže mať významný vplyv na ekonomiku chipletových systémov.
Pre prevádzkovateľa dátového centra sa preteky v oblasti polovodičov prejavujú viac než len ako len v porovnávacích skóre. Kapacita balenia môže ovplyvniť dostupnosť akcelerátora. Integrácia HBM ovplyvňuje šírku pásma pamäte a použiteľnú veľkosť modelu. Tepelný dizajn ovplyvňuje hustotu rackov a požiadavky na chladenie. Efektivita procesu ovplyvňuje spotrebu elektriny. Geografická diverzifikácia môže ovplyvniť dodacie lehoty a kontinuitu dodávok.
To znamená, že kupujúci by mali hodnotiť akcelerátory ako systémy. Nominálne rýchlejší výpočtový čip nemusí byť nevyhnutne lepšou platformou, ak je pamäťový subsystém obmedzený, puzdro sa viac zahrieva alebo je dodávka obmedzená špecializovaným krokom balenia. Podobne čip vyrobený na mierne staršom uzle môže zostať vysoko konkurencieschopný, ak je jeho architektúra puzdra, šírka pásma pamäte, softvérový balík a energetická účinnosť silnejšia.
Globálne preteky v oblasti polovodičov v roku 2026 nebudú len jednou súťažou s jediným víťazom. TSMC kombinuje agresívnu špičkovú výrobu s rýchlo sa rozširujúcimi možnosťami 3DFabric a CoWoS. Intel sa snaží spojiť výrobu triedy 18A s diferencovaným balíkom balenia a modelom zlievárne so zameraním na USA. Samsung môže kombinovať zlieváreň, pamäť a pokročilé balenie. Európa buduje spoločnú pilotnú infraštruktúru a nové kapacity balenia, zatiaľ čo Japonsko investuje do technológií back-end a optickej integrácie popri svojej širšej základni polovodičov.
Najdôležitejší posun je koncepčný: puzdro je teraz súčasťou procesora. Budúce zvýšenie výkonu nepríde len zo zmenšenia tranzistorov, ale aj z umiestnenia správnych výpočtových, pamäťových, I/O a optických komponentov spolu s dostatočnou šírkou pásma, energetickou účinnosťou, chladením, výťažnosťou a výrobnou kapacitou, aby bol návrh ekonomicky úsporný. Spoločnosti a regióny, ktoré zvládnu výrobu aj heterogénnu integráciu, budú mať najsilnejšiu pozíciu v ďalšej generácii umelej inteligencie a vysokovýkonných výpočtov.
Porovnajte sedem titulov v oblasti inteligentného mestského plánovania v oblastiach mestskej dátovej vedy, infraštruktúry, priestorového plánovania a udržateľného dizajnu s pokynmi na výber toho správneho.
Pred podaním prihlášky porovnajte osem leteckých a kozmických programov zameraných na bezpilotné lietadlá podľa učebných osnov, výskumu autonómie, prístupu k letovým skúškam, úrovne vzdelania a vhodnosti pre kariéru.
Praktický sprievodca o tom, ako bude riadenie letovej prevádzky v mestách využívať koridory, zdieľaný letový zámer, plánovanie vertiportov, automatizáciu a integráciu ATC na bezpečné riadenie hustej prevádzky eVTOL.
Porovnajte popredné magisterské programy v oblasti FinTech a kybernetickej bezpečnosti pre rok 2027 vrátane Imperial, UCL, NUS, NTU, ETH-EPFL, Georgia Tech, Berkeley, SMU a UNSW.
Preskúmajte, ako môžu megamestá využiť zelené strechy, mestské lesy, mokrade, biobahny a odolný dizajn na zvládnutie tepla, záplav a rýchleho rastu.
Inteligentná automatizácia mení továrne prostredníctvom robotiky, umelej inteligencie, digitálnych dvojčiat a prepojených prevádzkových procesov. Pozrite sa, čo je overené, čo závisí od kontextu a čo zostáva neisté.
Porovnajte popredné programy v oblasti inžinierstva batérií a skladovania energie pre rok 2026 vrátane špecializovaných magisterských titulov, výskumných ciest, laboratórií a prispôsobenia sa kariére.
Pozrite sa, ako rozhrania medzi mozgom a počítačom pomáhajú ľuďom s paralýzou komunikovať, ovládať zariadenia, hýbať končatinami a chodiť – a prečo väčšina systémov zostáva experimentálna.
Preskúmajte, ako architektúra UAV mení logistiku, od viacrotorového a hybridného dizajnu VTOL až po autonómiu, systémy užitočného zaťaženia, BVLOS, UTM, nabíjanie a integráciu vozového parku.
Pozrite sa, ako inteligentné mestá kombinujú senzory internetu vecí, umelú inteligenciu, riadenie budov, dopravné systémy, nabíjanie elektromobilov a uhlíkovú analýzu s cieľom znížiť emisie v mestách.
