Od 12. rujna 2026., jedan od najjasnijih znakova da se utrka poluvodiča promijenila dolazi s litografskog podija, a ne od lansiranja proizvoda. Dana 7. rujna, Intel Foundry i ASML izjavili su da je High-NA EUV korišten u više od milijun koraka obrade pločica, uključujući kvalifikaciju alata, istraživanje, razvoj i masovnu proizvodnju na odabranim slojevima Intel Core Ultra Series 3 procesora. Tvrtke su također izjavile da preklapanje, propusnost i dostupnost ispunjavaju Intelova očekivanja. To ne znači da se svaka vodeća pločica sada izrađuje s High-NA EUV-om, ali pokazuje da se tehnologija o kojoj se nekada raspravljalo uglavnom kao o sljedećoj granici litografije prelazi u stvarne proizvodne tijekove rada. Pogledajte Intelovo ažuriranje proizvodnje High-NA EUV-a iz rujna 2026 .
Veća je lekcija da konkurencija više nije samo o tome koja tvrtka može isprintati najmanji tranzistor. Vrhunska izrada i dalje je izuzetno važna, ali moderni akceleratori umjetne inteligencije i visokoučinkoviti procesori sve su ograničeniji time koliko se učinkovito računalni čipovi, memorija, napajanje i brze veze mogu sastaviti u jedan radni sustav. Napredno pakiranje stoga je postalo drugi mehanizam za skaliranje.
Tradicionalna konkurencija u poluvodičima usredotočena je na izradu prednjeg dijela: arhitekturu tranzistora, litografiju, kontrolu procesa, gustoću defekata i prinos. Ti čimbenici ostaju temeljni. Slab procesni čvor ne može se spasiti pametnim pakiranjem. Ali sam snažan procesni čvor više nije dovoljan za najveće dizajne umjetne inteligencije i HPC-a.
Moderni vrhunski čipovi sve više koriste čiplete : manje matrice s različitim funkcijama koje su spojene unutar jednog pakiranja. Računalna pločica može koristiti najnoviji logički čvor, dok I/O, predmemorija, analogne ili sučeljne funkcije mogu koristiti druge procese. Memorija velike propusnosti ili HBM zatim se postavlja izuzetno blizu računalnih matrica tako da se podaci mogu kretati s puno većom propusnošću i nižom energijom nego što bi to mogli putem konvencionalnih veza na razini ploče.
Ta arhitektura stvara novi skup inženjerskih uskih grla. Paket mora osigurati vrlo guste međusobne veze, kontrolirati toplinu na više aktivnih čipova, održavati integritet napajanja, preživjeti proizvodna naprezanja i biti testiran na korisnim prinosima. Drugim riječima, pakiranje se preobrazilo iz konačne zaštitne ljuske oko čipa u dio arhitekture performansi čipa.
| Konkurentski sloj | Što je važno | Zašto je to sada važno |
|---|---|---|
| Vrhunska izrada | Gustoća tranzistora, snaga, frekvencija, prinos, litografija | Postavlja gornju granicu učinkovitosti i performansi najnaprednijih logičkih čipova |
| 2.5D pakiranje | Interpozeri ili ugrađeni mostovi koji povezuju logiku i HBM | Omogućuje dizajnerima da smjeste daleko veću propusnost memorije pored velikih AI procesora |
| 3D integracija | Vertikalno slaganje matrica, TSV-ovi, hibridno lijepljenje | Skraćuje veze između dijelova i povećava gustoću propusnosti |
| Isporuka topline i energije | Odvod topline, stabilnost napona, stražnja snaga, dizajn pakiranja | Veliki AI paketi mogu biti ograničeni snagom i hlađenjem prije sirovog broja tranzistora |
| Sastavljanje, testiranje i prinos | Poznato dobar kalup, prinos pakiranja, inspekcija, pouzdanost | Složeni paket može sadržavati mnogo skupih čipova, tako da jedan loš element može biti skup. |
TSMC ostaje najjasniji primjer kako izrada i pakiranje postaju jedan plan puta. Na svom Sjevernoameričkom tehnološkom simpoziju u travnju 2026., tvrtka je izjavila da već proizvodi CoWoS kućišta veličine 5,5 retikula i da planira verziju s 14 retikula za 2028. TSMC je rekao da je buduća konfiguracija namijenjena integriranju otprilike 10 velikih računalnih čipova i 20 HBM slojeva. Njihov plan puta također uključuje veće pristupe sustava na pločici i čvršće 3D slaganje putem SoIC-a. Pojedinosti se nalaze u TSMC-ovoj najavi za tehnološki simpozij 2026 .
To je važno jer veličina končanice litografskog sustava ograničava koliko se jedna monolitna matrica praktički može eksponirati. Napredno pakiranje omogućuje dizajnerima izgradnju sustava većih od jednog polja končanice povezivanjem više matrica s vezama velike propusnosti. Za AI akceleratore, rezultat je put do više računalnih mogućnosti i više HBM-a bez prisiljavanja svake funkcije u jedan divovski komad silicija.
TSMC također globalizira veći dio tog programa. Na trenutnoj stranici projekta u Arizoni navodi se da se planirano američko ulaganje proširilo na 265 milijardi dolara i opisuje se šest tvornica poluvodičkih logičkih pločica, dva pogona za napredno pakiranje i centar za istraživanje i razvoj. Također se navodi da je prva tvornica naprednog pakiranja ušla u početne faze izgradnje početkom 2026. te da je tvrtka u srpnju 2026. najavila daljnje namjere širenja u SAD-u. Najnoviji status projekta dostupan je na službenoj stranici TSMC-a u Arizoni .
Za kupce, značaj nije samo u tome što se u Sjedinjenim Državama može proizvesti više pločica. Ako se napredna logika proizvodi u zemlji, ali ipak mora prijeći ocean za najsofisticiranije pakiranje, lanac opskrbe ostaje geografski podijeljen. Približavanje proizvodnje i pakiranja može smanjiti taj jaz, iako izgradnja cjelovitog ekosustava također zahtijeva supstrate, HBM, kemikalije, alate, kvalificiranu radnu snagu i kapacitete za testiranje.
Intelova strategija je drugačija jer pokušava konkurirati i kao tvrtka za procesore i kao vanjska tvornica. Intel kaže da se njegov 18A proces sada masovno proizvodi u Sjedinjenim Državama i kombinira RibbonFET tranzistore s okrunjenim vratima i PowerVia napajanjem na stražnjoj strani. U lipnju 2026. Intel je također rekao da je 18A-P ušao u rizičnu proizvodnju. Pojedinosti o procesu i trenutni status objavljeni su na Intel Foundryjevoj stranici o tehnologiji Intel 18A .
No Intel sve više naglašava pakiranje oko čvora. EMIB koristi male silicijske mostove ugrađene u podlogu pakiranja za spajanje čipova visoke gustoće bez potrebe za silicijskim međupomonikom pune veličine. Foveros dodaje vertikalno slaganje, a novije kombinacije imaju za cilj spajanje horizontalne i vertikalne integracije u veće heterogene sustave. Intelov trenutni napredni portfelj pakiranja opisuje kombinacije EMIB-a, Foverosa, Foveros Directa i 3.5D-a kao dio tog plana.
U lipnju 2026. Intel je također stavio napredno pakiranje pod namjensko vodstvo ljevaonice, strukturnu promjenu koja odražava koliko je strateški važna postala back-end integracija. Praktični test nije broj naziva pakiranja na planu. To je mogu li vanjski kupci kvalificirati dizajne, postići predvidljive prinose, povećati obim proizvodnje i kombinirati matrice iz više izvora bez prekomjernih troškova ili rizika vezanih uz raspored.
Američka vlada također je nadišla pristup koji se temelji isključivo na proizvodnji. U siječnju 2025. Ministarstvo trgovine finaliziralo je dodjelu 1,4 milijarde dolara u dodjelama vezanim uz Nacionalni program napredne proizvodnje ambalaže, uključujući financiranje naprednih podloga i materijala, kao i postrojenja za izradu prototipova i pilot-projektiranje ambalaže. Cilj je izričito pomoći u prelasku naprednih tehnologija pakiranja iz istraživanja u skalabilnu domaću proizvodnju. Struktura dodjele opisana je u objavi Ministarstva trgovine .
Ta promjena politike važna je jer zemlja može imati naprednu tvornicu, a i dalje uvelike ovisiti o offshore montaži, podlogama, opremi za pakiranje ili memoriji. Otporni lanac opskrbe poluvodičima stoga nije jedna tvornica. To je mreža tvornica pločica, tvornica za pakiranje, dobavljača materijala, proizvođača alata, proizvođača memorije, testnih centara i ekosustava dizajna.
Samsung pristupa utrci s drugačijim skupom imovine: ljevaoničkom proizvodnjom, naprednom memorijom i tehnologijama pakiranja pod jednim korporativnim kišobranom. Njihovo ljevaoničko poslovanje opisuje I-Cube rješenja za 2.5D integraciju i X-Cube za 3D integraciju, s naglaskom na kombiniranju računalnih čipova i HBM-a u heterogenim sustavima. Službeni pregled naprednog pakiranja tvrtke Samsung objašnjava tu strategiju.
Potencijalna prednost je koordinacija. AI procesori uvelike ovise o HBM-u, a dizajn pakiranja usko je povezan s time koliko se memorijskih snopova može postaviti oko računalnih čipova, kako su ti čipovi povezani i kako se cijeli sklop hladi. Tvrtka koja može koordinirati logiku, memoriju i pakiranje mogla bi optimizirati cijeli sustav umjesto da svaku komponentu tretira kao zaseban problem nabave.
To ne jamči automatski vodstvo. Kupci su i dalje zainteresirani za zrelost procesa, alate za dizajn, podršku ekosustava, prinos, kapacitet i slobodu kombiniranja komponenti različitih dobavljača. Globalna utrka sve se više svodi na ponudu najbolje cjelovite proizvodne platforme, a ne najbolje izolirane tehnologije.
Europska strategija manje se odnosi na pokušaj dupliciranja svakog dijela azijskog i američkog ekosustava preko noći, a više na stvaranje zajedničke infrastrukture koja može premjestiti istraživanje u industrijsku upotrebu. U siječnju 2026. pilotna linija FAMES u Grenobleu postala je prva od pet pilotnih linija Zakona o čipovima koja je puštena u rad. U veljači je EU otvorila pilotnu liniju NanoIC u imec-u u Leuvenu s ukupnim ulaganjem od 2,5 milijardi eura, uključujući 700 milijuna eura financiranja EU. NanoIC se fokusira na tehnologije iznad 2nm i gotovo industrijsko eksperimentiranje. Objava Europske komisije o NanoIC-u pruža financiranje i opseg.
Pakiranje je izričito dio strategije. U ožujku 2026. Europska komisija dodijelila je status Open EU Foundry projektu Silicon Boxa u Novari u Italiji, opisujući ga kao napredni objekt za pakiranje i testiranje poluvodiča koji će integrirati čiplete koristeći pakiranje na razini panela. Vidi odluku Komisije o Open EU Foundry .
Okvir politike se još uvijek razvija. U lipnju 2026. Komisija je predložila Zakon o čipovima 2.0, s ciljem smanjenja strateških ovisnosti i jačanja podrške naprednoj proizvodnji čipova. Budući da je ta mjera prijedlog, a ne dovršeni zakonodavni ishod, treba je čitati kao smjer kretanja, a ne kao dovršeno jamstvo financiranja ili proizvodnje. Prijedlog je dostupan na stranici Europske komisije o Zakonu o čipovima 2.0 .
Japanska strategija za poluvodiče često se raspravlja kroz raspravu o vrhunskim tvornicama i snažnom ekosustavu opreme i materijala, ali pakiranje također dobiva izravnu pozornost. Dana 11. travnja 2026. japansko Ministarstvo gospodarstva, trgovine i industrije objavilo je odabrane projekte u okviru svog programa Post-5G koji su uključivali razvoj tehnologije pakiranja za optičku implementaciju u naprednim procesima poluvodičke tehnologije. Izvorna obavijest o odabiru nalazi se na stranici programa METI .
Optičko pakiranje je važno jer električne veze troše više energije i teže ih je skalirati kako se brzine prijenosa podataka povećavaju. Ko-pakirana optika i drugi pristupi optičkom međusobnom povezivanju imaju za cilj prijenos podataka s nižom energijom po bitu na kratke i srednje udaljenosti. Tehnologija se još uvijek razvija, ali sve je više dio plana pakiranja za infrastrukturu umjetne inteligencije, a ne zasebna tema umrežavanja.
Manji elementi i dalje zahtijevaju bolju litografiju, metrologiju, maske, procese otpora i kontrolu defekata. EUV s visokom numeričkom aberacijom može smanjiti složenost oblikovanja na nekim slojevima, ali ekonomsko pitanje je opravdavaju li produktivnost alata, prinos i integracija procesa ogromne kapitalne troškove.
Kako se usmjeravanje signala i usmjeravanje napajanja natječu za prostor, premještanje napajanja na stražnju stranu pločice može smanjiti zagušenje i gubitak napona. Intel već koristi PowerVia na 18A, dok druge tvornice razvijaju vlastite pristupe. Ovo je inovacija u proizvodnji s izravnim posljedicama za dizajn pakiranja i sustava.
Tradicionalne mikroizbočine zauzimaju prostor i dodaju otpor. Hibridno spajanje bakar-bakar može podržati puno finije veze između naslaganih čipova, povećavajući gustoću propusnosti uz smanjenje energije po prenesenom bitu. Izazov je preciznost proizvodnje, kvaliteta površine, poravnanje i prinos.
Za AI akceleratore, propusnost memorije može biti jednako važna kao i sama računalna propusnost. Više HBM slojeva, veći računalni kompleksi i gušće međusobne veze povećavaju toplinsku gustoću. Vodeće mjesto u pakiranju stoga ovisi o hlađenju, mehaničkom dizajnu, materijalima i isporuci napajanja koliko i o razmaku međusobnih veza.
Paket koji sadrži više skupih čipova povećava rizik prinosa. Proizvođači moraju identificirati loše čipove prije sastavljanja, testirati međusobne spojeve nakon lijepljenja i dijagnosticirati kvarove u strukturama koje je teško izravno ispitati. Bolja metodologija ispitivanja može imati velik utjecaj na ekonomičnost chiplet sustava.
Za operatera podatkovnog centra, utrka poluvodiča pokazuje se kao više od rezultata referentnih vrijednosti. Kapacitet pakiranja može utjecati na dostupnost akceleratora. Integracija HBM-a utječe na propusnost memorije i upotrebljivu veličinu modela. Termalni dizajn utječe na gustoću polica i zahtjeve za hlađenjem. Učinkovitost procesa utječe na potrošnju električne energije. Geografska diversifikacija može utjecati na vrijeme isporuke i kontinuitet opskrbe.
To znači da kupci trebaju procijeniti akceleratore kao sustave. Nominalno brži računalni čip nije nužno bolja platforma ako je memorijski podsustav ograničen, pakiranje se više zagrijava ili je ponuda ograničena specijaliziranim korakom pakiranja. Slično tome, čip proizveden na nešto starijem čvoru može ostati vrlo konkurentan ako su njegova arhitektura pakiranja, propusnost memorije, softverski paket i energetska učinkovitost jači.
Globalna utrka poluvodiča 2026. nije jedno natjecanje s jednim pobjednikom. TSMC kombinira agresivnu vrhunsku proizvodnju s brzo rastućim mogućnostima 3DFabric i CoWoS. Intel pokušava spojiti proizvodnju klase 18A s diferenciranim paketom pakiranja i modelom ljevaonice usmjerenim na SAD. Samsung može kombinirati ljevaonicu, memoriju i napredno pakiranje. Europa gradi zajedničku pilot infrastrukturu i nove kapacitete pakiranja, dok Japan ulaže u back-end i optičke integracijske tehnologije uz svoju širu bazu poluvodiča.
Najvažnija promjena je konceptualna: kućište je sada dio procesora. Buduće poboljšanje performansi neće doći samo od smanjenja tranzistora, već i od postavljanja pravih računalnih, memorijskih, I/O i optičkih komponenti zajedno s dovoljnom propusnošću, energetskom učinkovitošću, hlađenjem, prinosom i proizvodnim kapacitetom kako bi dizajn bio ekonomičan. Tvrtke i regije koje ovladaju i proizvodnjom i heterogenom integracijom imat će najjaču poziciju u sljedećoj generaciji umjetne inteligencije i visokoučinkovitog računarstva.
A practical guide to vertiport design, from landing areas and charging power to passenger flow, safety, site selection, and phased expansion.
Aerial freight needs more than capable drones. Learn how landing sites, charging, UTM, BVLOS rules, communications, weather data, and ground logistics determine whether a network can scale.
Usporedite provjerene mogućnosti studija UTM-a, U-spacea, zračnog prometa i napredne zračne mobilnosti za 2026. godinu, s jasnim preporukama prema cilju karijere.
Saznajte kako umjetna inteligencija može podržati strateško uklanjanje sukoba, praćenje usklađenosti i taktičku sigurnost u UTM-u i U-prostoru, uz praktične smjernice za arhitekturu i validaciju.
Compare global programs in biopharmaceuticals, gene therapy, CRISPR, genomic medicine, and biotech manufacturing by curriculum, research fit, and career goals.
Saznajte kako mreže dronova na malim visinama povezuju narudžbe e-trgovine, čvorišta, usluge zračnog prostora i dostavu na kućnu adresu - i što je potrebno za sigurno skaliranje.
Usporedite vodeće programe BCI i neuroinženjerstva u SAD-u, Velikoj Britaniji i Švicarskoj prema nastavnom planu i programu, dubini istraživanja, ishodima i kompromisima.
Saznajte kako digitalni blizanci u lancu opskrbe poboljšavaju vidljivost poremećaja, planiranje scenarija, sljedivost i otpornost – i gdje su njihova ograničenja još uvijek važna.
Pogledajte kako napredni silicij, čipleti, pakiranje, umjetna inteligencija na rubu mreže i energetska elektronika preoblikuju tvornice, energiju, robotiku, podatkovne centre i industrijske sustave.
Pohrana energije u baterijama se brzo skalira. Saznajte kako baterije na razini mreže uravnotežuju energiju vjetra i sunca, podržavaju pouzdanost, smanjuju ograničenja i gdje su im ograničenja.
