Pr. 12. september 2026 kommer et af de tydeligste tegn på, at halvlederkapløbet har ændret sig, fra litografibranchen snarere end fra en produktlancering. Den 7. september sagde Intel Foundry og ASML, at High-NA EUV var blevet brugt på tværs af mere end en million waferbehandlingstrin, der spænder over værktøjskvalificering, forskning, udvikling og volumenproduktion på udvalgte lag af Intel Core Ultra Series 3-processorer. Virksomhederne sagde også, at overlay, gennemløb og tilgængelighed opfyldte Intels forventninger. Det betyder ikke, at alle avancerede wafere nu er lavet med High-NA EUV, men det viser, at en teknologi, der engang primært blev diskuteret som den næste litografiske grænse, bevæger sig ind i virkelige produktionsworkflows. Se Intels High-NA EUV-produktionsopdatering fra september 2026 .
Den større lektie er, at konkurrencen ikke længere blot handler om, hvilket firma der kan printe den mindste transistor. Avanceret fremstilling er stadig enormt vigtig, men moderne AI-acceleratorer og højtydende processorer er i stigende grad begrænset af, hvor effektivt computerchips, hukommelse, strømforsyning og højhastighedsforbindelser kan samles i ét fungerende system. Avanceret pakning er derfor blevet en anden skaleringsmotor.
Traditionel halvlederkonkurrence fokuserede på front-end-fremstilling: transistorarkitektur, litografi, processtyring, defektdensitet og udbytte. Disse faktorer er fortsat fundamentale. En svag procesnode kan ikke reddes af smart pakning. Men en stærk procesnode alene er ikke længere nok til de største AI- og HPC-designs.
Moderne high-end chips bruger i stigende grad chiplets : mindre dies med forskellige funktioner, der er forbundet i én pakke. En computerflise kan bruge den nyeste logiske node, mens I/O-, cache-, analog- eller interfacefunktioner kan bruge andre processer. High Bandwidth Memory, eller HBM, placeres derefter ekstremt tæt på computerdiesene, så data kan bevæge sig med langt mere båndbredde og lavere energi end gennem konventionelle forbindelser på kortniveau.
Den arkitektur skaber et nyt sæt af tekniske flaskehalse. Pakken skal levere meget tætte forbindelser, kontrollere varme på tværs af flere aktive chips, opretholde strømforsyningsintegritet, overleve produktionsstress og kunne testes med brugbare udbytter. Med andre ord er emballagen gået fra at være den sidste beskyttende skal omkring en chip til at være en del af chippens ydeevnearkitektur.
| Konkurrencelag | Hvad der betyder noget | Hvorfor det er vigtigt nu |
|---|---|---|
| Førsteklasses fremstilling | Transistortæthed, effekt, frekvens, udbytte, litografi | Angiver effektivitets- og ydeevneloftet for de mest avancerede logiske chips |
| 2,5D-emballage | Interposere eller indlejrede broer, der forbinder logik og HBM | Lader designere placere langt mere hukommelsesbåndbredde ved siden af store AI-processorer |
| 3D-integration | Vertikal stabling af dyser, TSV'er, hybridbinding | Forkorter die-to-die-forbindelser og øger båndbreddetætheden |
| Termisk og strømforsyning | Varmeafledning, spændingsstabilitet, bagsidestrøm, pakkedesign | Store AI-pakker kan begrænses af strøm og køling før rå transistoroptælling |
| Samling, test og udbytte | Kendt god dyse, pakkeudbytte, inspektion, pålidelighed | En kompleks pakke kan indeholde mange dyre matricer, så ét dårligt element kan være dyrt |
TSMC er fortsat det klareste eksempel på, hvordan fremstilling og pakning er ved at blive én køreplan. På sit North America Technology Symposium i april 2026 sagde virksomheden, at den allerede producerede CoWoS-pakker i størrelse 5,5 retikler og planlagde en version med 14 retikler til 2028. TSMC sagde, at den fremtidige konfiguration er beregnet til at integrere cirka 10 store computerdies og 20 HBM-stakke. Dens køreplan inkluderer også større system-on-wafer-tilgange og tættere 3D-stabling gennem SoIC. Detaljerne findes i TSMC's meddelelse til teknologisymposiet i 2026 .
Dette er vigtigt, fordi størrelsen på et litografisystems sigtekorn begrænser, hvor stor en enkelt monolitisk die praktisk talt kan eksponeres. Avanceret pakning giver designere mulighed for at bygge systemer, der er større end ét sigtekornsfelt, ved at forbinde flere dies med links med høj båndbredde. For AI-acceleratorer er resultatet en vej til mere beregning og mere HBM uden at tvinge alle funktioner ind i ét kæmpe stykke silicium.
TSMC globaliserer også mere af den stak. Deres nuværende Arizona-projektside oplyser, at den planlagte amerikanske investering er vokset til 265 milliarder dollars og beskriver seks halvlederlogikwaferfabrikker, to avancerede pakningsfaciliteter og et forsknings- og udviklingscenter. Det fremgår også, at den første avancerede pakningsfabrik gik ind i de indledende byggefaser i begyndelsen af 2026, og at virksomheden annoncerede yderligere amerikanske ekspansionsplaner i juli 2026. Den seneste projektstatus er tilgængelig på den officielle TSMC Arizona-side .
For kunderne er betydningen ikke blot, at der kan fremstilles flere wafere i USA. Hvis avanceret logik fremstilles indenlandsk, men stadig skal krydse et ocean for at opnå den mest sofistikerede emballage, forbliver forsyningskæden geografisk opdelt. At bringe fremstilling og emballage tættere sammen kan mindske denne kløft, selvom opbygningen af et komplet økosystem også kræver substrater, HBM, kemikalier, værktøj, kvalificeret arbejdskraft og testkapacitet.
Intels strategi er anderledes, fordi de forsøger at konkurrere både som processorvirksomhed og som et eksternt støberi. Intel siger, at deres 18A-proces nu er i stor produktion i USA og kombinerer RibbonFET gate-all-around transistorer med PowerVia backside strømforsyning. I juni 2026 meddelte Intel også, at 18A-P var gået i risikoproduktion. Processens detaljer og aktuelle status er offentliggjort på Intel Foundrys Intel 18A-teknologiside .
Men Intel lægger i stigende grad vægt på pakken omkring noden. EMIB bruger små siliciumbroer indlejret i pakkesubstratet til at forbinde chips med høj tæthed uden at kræve en siliciuminterposer i fuld størrelse. Foveros tilføjer vertikal stabling, og nyere kombinationer sigter mod at flette horisontal og vertikal integration ind i større heterogene systemer. Intels nuværende avancerede pakkeportefølje beskriver EMIB, Foveros, Foveros Direct og 3.5D-kombinationer som en del af denne køreplan.
I juni 2026 placerede Intel også avanceret emballage under dedikeret foundry-ledelse, en strukturel ændring, der afspejler, hvor strategisk vigtig backend-integration er blevet. Den praktiske test er ikke antallet af emballagenavne på en køreplan. Det er, om eksterne kunder kan kvalificere designs, opnå forudsigelige udbytter, øge volumen og kombinere matricer fra flere kilder uden overdreven omkostning eller tidsplanrisiko.
Den amerikanske regering har også bevæget sig ud over en udelukkende fremstillingstilgang. I januar 2025 færdiggjorde handelsministeriet 1,4 milliarder dollars i tildelinger knyttet til National Advanced Packaging Manufacturing Program, herunder finansiering af avancerede substrater og materialer samt et prototype- og pilotanlæg til emballage. Målet er eksplicit at hjælpe med at flytte avancerede emballageteknologier fra forskning til skalerbar indenlandsk produktion. Tildelingsstrukturen er beskrevet i handelsministeriets meddelelse .
Dette politiske skift er vigtigt, fordi et land kan have en avanceret fabrik og stadig være stærkt afhængig af offshore-montering, substrater, emballageudstyr eller hukommelse. En robust forsyningskæde for halvledere er derfor ikke én fabrik. Det er et netværk af waferfabrikker, emballageanlæg, materialeleverandører, værktøjsproducenter, hukommelsesproducenter, testfaciliteter og designøkosystemer.
Samsung går ind i kapløbet med et anderledes sæt af aktiver: støberiproduktion, avanceret hukommelse og emballageteknologier under én virksomhedsparaply. Virksomhedens støberiforretning beskriver I-Cube-løsninger til 2,5D-integration og X-Cube til 3D-integration, med vægt på at kombinere computerchips og HBM i heterogene systemer. Samsungs officielle oversigt over avanceret emballage forklarer denne strategi.
Den potentielle fordel er koordinering. AI-processorer er meget afhængige af HBM, og pakkedesign er tæt forbundet med, hvor mange hukommelsesstakke der kan placeres omkring computerchips, hvordan disse chips er forbundet, og hvordan hele samlingen køles. En virksomhed, der kan koordinere logik, hukommelse og pakkeløsning, kan muligvis optimere hele systemet i stedet for at behandle hver komponent som et separat indkøbsproblem.
Det garanterer ikke automatisk lederskab. Kunderne er stadig interesserede i procesmodenhed, designværktøjer, økosystemsupport, udbytte, kapacitet og friheden til at kombinere komponenter fra forskellige leverandører. Det globale kapløb handler i stigende grad om at tilbyde den bedste komplette produktionsplatform snarere end den bedste isolerede teknologi.
Europas strategi handler mindre om at forsøge at duplikere alle dele af de asiatiske og amerikanske økosystemer natten over og mere om at skabe fælles infrastruktur, der kan flytte forskning til industriel anvendelse. I januar 2026 blev FAMES-pilotlinjen i Grenoble den første af de fem Chips Act-pilotlinjer, der blev operationel. I februar åbnede EU NanoIC-pilotlinjen hos imec i Leuven med en samlet investering på 2,5 milliarder euro, inklusive 700 millioner euro i EU-finansiering. NanoIC fokuserer på teknologier ud over 2nm og nærindustrielle eksperimenter. Europa-Kommissionens NanoIC-meddelelse giver finansieringen og omfanget.
Emballage er eksplicit en del af strategien. I marts 2026 gav Europa-Kommissionen Silicon Box' projekt i Novara, Italien, Open EU Foundry-status og beskrev det som et avanceret halvlederemballage- og testanlæg, der vil integrere chiplets ved hjælp af panelniveauemballage. Se Kommissionens Open EU Foundry-afgørelse .
Den politiske ramme er stadig under udvikling. I juni 2026 foreslog Kommissionen Chips Act 2.0, der har til formål at reducere strategisk afhængighed og styrke støtten til avanceret chipproduktion. Da denne foranstaltning er et forslag snarere end et færdigt lovgivningsmæssigt resultat, bør den læses som en retningslinje, ikke som en færdig finansierings- eller produktionsgaranti. Forslaget er tilgængeligt på Europa-Kommissionens Chips Act 2.0-side .
Japans halvlederstrategi diskuteres ofte gennem banebrydende fabrikker og dets stærke økosystem for udstyr og materialer, men emballage får også direkte opmærksomhed. Den 11. april 2026 annoncerede Japans ministerium for økonomi, handel og industri udvalgte projekter under sit Post-5G-program, som omfattede udvikling af emballageteknologi til optisk implementering i avancerede halvleder-backend-processer. Den oprindelige udvælgelsesmeddelelse findes på METI-programsiden .
Optisk pakning er vigtig, fordi elektriske forbindelser forbruger mere strøm og bliver sværere at skalere, efterhånden som datahastighederne stiger. Sampakket optik og andre optiske forbindelsesmetoder sigter mod at flytte data med lavere energi pr. bit over korte og mellemlange afstande. Teknologien er stadig under udvikling, men den er i stigende grad en del af pakkekøreplanen for AI-infrastruktur snarere end et separat netværksemne.
Mindre funktioner kræver stadig bedre litografi, metrologi, masker, resistprocesser og defektkontrol. EUV med høj NA kan reducere mønsterkompleksiteten på nogle lag, men det økonomiske spørgsmål er, om værktøjsproduktivitet, udbytte og procesintegration retfærdiggør de enorme kapitalomkostninger.
Da signalrouting og strømforsyningsrouting konkurrerer om plads, kan flytning af strømforsyningen til bagsiden af waferen reducere overbelastning og spændingstab. Intel bruger allerede PowerVia på 18A, mens andre fabrikker udvikler deres egne tilgange. Dette er en fabrikationsinnovation med direkte konsekvenser for pakke- og systemdesign.
Traditionelle mikrobumps bruger plads og øger modstand. Kobber-til-kobber hybridbinding kan understøtte meget finere forbindelser mellem stablede chips, hvilket øger båndbreddetætheden og reducerer energien pr. overført bit. Udfordringen er fremstillingspræcision, overfladekvalitet, justering og udbytte.
For AI-acceleratorer kan hukommelsesbåndbredde være lige så vigtig som rå databehandlingskapacitet. Flere HBM-stacks, større databehandlingskomplekser og tættere forbindelser øger termisk tæthed. Lederskab inden for pakkeløsninger afhænger derfor lige så meget af køling, mekanisk design, materialer og strømforsyning som af forbindelsesafstand.
En pakke, der indeholder flere dyre chips, forstærker udbytterisikoen. Producenter skal identificere defekte chips før samling, teste forbindelser efter binding og diagnosticere fejl i strukturer, der kan være vanskelige at undersøge direkte. Bedre testmetoder kan have en stor effekt på økonomien i chiplet-systemer.
For en datacenteroperatør viser kapløbet om halvledere sig at være mere end blot benchmarks. Pakningskapacitet kan påvirke acceleratorernes tilgængelighed. HBM-integration påvirker hukommelsesbåndbredde og brugbar modelstørrelse. Termisk design påvirker racktæthed og kølekrav. Proceseffektivitet påvirker elforbruget. Geografisk diversificering kan påvirke leveringstider og forsyningskontinuitet.
Det betyder, at købere bør vurdere acceleratorer som systemer. En nominelt hurtigere computerchip er ikke nødvendigvis den bedre platform, hvis hukommelsesundersystemet er begrænset, pakken kører varmere, eller forsyningen er begrænset af et specialiseret pakningstrin. Ligeledes kan en chip, der er fremstillet på en lidt ældre node, forblive yderst konkurrencedygtig, hvis dens pakkearkitektur, hukommelsesbåndbredde, softwarestak og strømeffektivitet er stærkere.
Det globale halvlederkapløb i 2026 er ikke en enkelt konkurrence med én enkelt vinder. TSMC kombinerer aggressiv, førende fremstilling med hurtigt voksende 3DFabric- og CoWoS-kapaciteter. Intel forsøger at parre 18A-klassen produktion med en differentieret pakningsstak og en USA-centreret støberimodel. Samsung kan kombinere støberi, hukommelse og avanceret pakning. Europa bygger fælles pilotinfrastruktur og ny pakningskapacitet, mens Japan investerer i backend- og optiske integrationsteknologier sideløbende med sin bredere halvlederbase.
Det vigtigste skift er konceptuelt: processoren er nu en del af processoren. Fremtidige ydelsesforbedringer vil ikke kun komme fra at reducere antallet af transistorer, men også fra at placere de rigtige beregnings-, hukommelses-, I/O- og optiske komponenter sammen med tilstrækkelig båndbredde, energieffektivitet, køling, udbytte og produktionskapacitet til at gøre designet økonomisk. De virksomheder og regioner, der mestrer både fabrikation og heterogen integration, vil have den stærkeste position i den næste generation af AI og højtydende databehandling.
Hvordan IoMT forbinder medicinsk udstyr, patientdata og kliniske arbejdsgange til fjernpleje – og hvor sikkerhed, adgang og nøjagtighed stadig er vigtige.
Se hvordan kunstig intelligens, kraftregistrering, videoanalyse og kirurgiske robotter ændrer præcisionen på operationsstuer – og hvor menneskelig kontrol stadig er vigtig.
Sammenlign uddannelser inden for logistik, forsyningskæde, UAS og ingeniørvidenskab for karrierer inden for dronelevering, plus aktuelle FAA-krav og bedst egnede studieveje for 2026.
Lær hvorfor kropsliggjort kunstig intelligens (AI) rækker ud over LLM'er ved at forbinde perception, ræsonnement, handling, feedback, simulering og sikkerhed i virkelige maskiner.
Compare solid-state, sodium-ion, lithium-sulfur, flow batteries and long-duration storage by maturity, energy density, cost, safety, duration and best use case.
Learn how predictive logistics uses shipment, customs, port, weather, and demand data to forecast delays, improve routing and inventory, and where AI is worth the effort.
Lær hvordan man evaluerer hjerne-computer-grænseflader i sundhedsvæsenet gennem sikkerhed, informeret samtykke, neural databeskyttelse, autonomi, cybersikkerhed, lighed og langtidspleje.
Udforsk fremskridt inden for bioproduktion, der kan forkorte produktionstiderne og samtidig beskytte kvaliteten, lige fra kontinuerlig behandling og bedre analyser til AI og celle- og genterapiplatforme.
En praktisk guide til design af vertiporte, fra landingsområder og ladestrøm til passagerflow, sikkerhed, valg af lokation og faseopdelt udvidelse.
Luftfragt kræver mere end kapable droner. Lær hvordan landingssteder, opladning, UTM, BVLOS-regler, kommunikation, vejrdata og jordlogistik afgør, om et netværk kan skaleres.
