K 12. září 2026 pochází jeden z nejjasnějších signálů, že se závod v polovodičovém průmyslu změnil, spíše z litografie než z uvedení produktu na trh. 7. září společnosti Intel Foundry a ASML uvedly, že technologie High-NA EUV byla použita ve více než milionu kroků zpracování waferů, které zahrnují kvalifikaci nástrojů, výzkum, vývoj a hromadnou výrobu na vybraných vrstvách procesorů Intel Core Ultra Series 3. Společnosti také uvedly, že překrytí, propustnost a dostupnost splňují očekávání společnosti Intel. To neznamená, že každý špičkový wafer je nyní vyroben s technologií High-NA EUV, ale ukazuje to, že technologie, o které se kdysi diskutovalo hlavně jako o další hranici litografie, se přesouvá do skutečných výrobních pracovních postupů. Viz aktualizace společnosti Intel o výrobě High-NA EUV ze září 2026 .
Důležitějším ponaučením je, že soutěž už není jen o to, která společnost dokáže vytisknout nejmenší tranzistor. Špičková výroba má stále obrovský význam, ale moderní akcelerátory umělé inteligence a vysoce výkonné procesory jsou stále více omezeny tím, jak efektivně lze výpočetní čipy, paměť, napájení a vysokorychlostní propojení sestavit do jednoho funkčního systému. Pokročilé pouzdro se proto stalo druhým škálovatelným motorem.
Tradiční konkurence v oblasti polovodičů se zaměřovala na výrobu front-endů: architekturu tranzistorů, litografii, řízení procesů, hustotu defektů a výtěžnost. Tyto faktory zůstávají zásadní. Slabý procesní uzel nelze zachránit chytrým pouzdrem. Silný procesní uzel sám o sobě však již nestačí pro největší návrhy umělé inteligence a HPC.
Moderní špičkové čipy stále častěji používají chiplety : menší čipy s různými funkcemi, které jsou propojeny v jednom pouzdře. Výpočetní dlaždice může používat nejnovější logický uzel, zatímco I/O, mezipaměť, analogové nebo rozhraní mohou používat jiné procesy. Paměť s vysokou propustností (HBM) je pak umístěna extrémně blízko výpočetních čipů, takže data se mohou pohybovat s mnohem větší šířkou pásma a nižší energií než přes konvenční připojení na úrovni desek.
Tato architektura vytváří novou sadu technických úzkých míst. Pouzdro musí poskytovat velmi husté propojení, regulovat teplo napříč více aktivními čipy, udržovat integritu napájení, odolávat výrobnímu namáhání a být testovatelné s užitečnými výtěžky. Jinými slovy, pouzdro se posunulo z pozice konečného ochranného obalu kolem čipu na součást výkonnostní architektury čipu.
| Konkurenční vrstva | Na čem záleží | Proč na tom teď záleží |
|---|---|---|
| Špičková výroba | Hustota tranzistorů, výkon, frekvence, výtěžnost, litografie | Stanovuje limit účinnosti a výkonu nejpokročilejších logických čipů |
| 2,5D balení | Interpozery nebo vestavěné můstky propojující logiku a HBM | Umožňuje návrhářům umístit mnohem větší paměťovou propustnost vedle velkých procesorů AI |
| 3D integrace | Vertikální stohování matric, TSV, hybridní lepení | Zkracuje spoje mezi die-to-die a zvyšuje hustotu šířky pásma |
| Dodávka tepla a energie | Odvod tepla, stabilita napětí, zpětné napájení, konstrukce pouzdra | Velké pouzdra umělé inteligence mohou být omezena napájením a chlazením před počtem tranzistorů |
| Sestavení, test a výtěžek | Známě bezchybná matrice, výtěžnost balení, kontrola, spolehlivost | Složité pouzdro může obsahovat mnoho drahých čipů, takže jeden vadný prvek může být nákladný. |
Společnost TSMC zůstává nejjasnějším příkladem toho, jak se výroba a balení stávají jedním plánem. Na svém Severoamerickém technologickém sympoziu v dubnu 2026 společnost uvedla, že již vyrábí pouzdra CoWoS o velikosti 5,5 reticle a pro rok 2028 plánuje verzi se 14 reticle. Společnost TSMC uvedla, že budoucí konfigurace má integrovat zhruba 10 velkých výpočetních čipů a 20 HBM stacků. Její plán zahrnuje také větší přístupy „systém na destičce“ a užší 3D stohování prostřednictvím SoIC. Podrobnosti jsou uvedeny v oznámení TSMC z technologického sympozia v roce 2026 .
To je důležité, protože velikost osnovy litografického systému omezuje, jak velký monolitický čip lze prakticky exponovat. Pokročilé uspořádání umožňuje návrhářům vytvářet systémy větší než jedno pole osnovy propojením více čipů pomocí vysokorychlostních linek. Pro akcelerátory umělé inteligence je výsledkem cesta k větším výpočetním výkonům a většímu HBM, aniž by se každá funkce musela nutit do jednoho obrovského kusu křemíku.
Společnost TSMC také globalizuje větší část tohoto portfolia. Na aktuální stránce projektu v Arizoně se uvádí, že plánovaná investice v USA se rozšířila na 265 miliard dolarů a popisuje šest továren na výrobu polovodičových logických destiček, dvě zařízení na pokročilé balení a centrum pro výzkum a vývoj. Dále se na ní uvádí, že první továrna na pokročilé balení vstoupila do počátečních fází výstavby začátkem roku 2026 a že společnost v červenci 2026 oznámila další záměry na expanzi v USA. Nejnovější stav projektu je k dispozici na oficiální stránce TSMC v Arizoně .
Pro zákazníky není význam jen v tom, že ve Spojených státech lze vyrobit více waferů. I když se pokročilá logika vyrábí v tuzemsku, ale pro nejsofistikovanější balení musí stále překonat oceán, dodavatelský řetězec zůstává geograficky rozdělen. Sblížení výroby a balení může tuto propast zmenšit, ačkoli budování kompletního ekosystému vyžaduje také substráty, HBM, chemikálie, nástroje, kvalifikovanou pracovní sílu a testovací kapacitu.
Strategie společnosti Intel se liší, protože se snaží konkurovat jak jako společnost vyrábějící procesory, tak jako externí slévárna. Intel uvádí, že jeho proces 18A se nyní ve Spojených státech vyrábí ve velkém objemu a kombinuje tranzistory RibbonFET s obvodem hradlu a napájením PowerVia na zadní straně. V červnu 2026 Intel také uvedl, že proces 18A-P vstoupil do rizikové výroby. Podrobnosti o procesu a jeho aktuální stav jsou zveřejněny na technologické stránce Intel 18A společnosti Intel Foundry .
Intel však stále více zdůrazňuje pouzdro v okolí uzlu. EMIB používá malé křemíkové můstky zabudované do substrátu pouzdra k propojení čipů s vysokou hustotou bez nutnosti plnohodnotného křemíkového meziprocesoru. Foveros přidává vertikální stohování a novější kombinace si kladou za cíl sloučit horizontální a vertikální integraci do větších heterogenních systémů. Současné portfolio pokročilých pouzder společnosti Intel popisuje jako součást tohoto plánu kombinace EMIB, Foveros, Foveros Direct a 3.5D.
V červnu 2026 společnost Intel také svěřila pokročilé balení pod specializované vedení sléváren, což je strukturální změna, která odráží strategickou důležitost integrace back-endu. Praktickým testem není počet názvů balení na plánu. Jde o to, zda externí zákazníci dokáží kvalifikovat návrhy, dosáhnout předvídatelných výtěžků, objemu výroby a kombinovat raznice z více zdrojů bez nadměrných nákladů nebo rizika souvisejícího s harmonogramem.
Vláda USA se také posunula nad rámec pouhé výroby. V lednu 2025 Ministerstvo obchodu uzavřelo granty ve výši 1,4 miliardy dolarů spojené s Národním programem pro pokročilou výrobu obalů, včetně financování pokročilých substrátů a materiálů a také zařízení pro výrobu prototypů a pilotní projekty obalů. Cílem je výslovně pomoci s přechodem pokročilých technologií balení z výzkumu do škálovatelné domácí výroby. Struktura grantů je popsána v oznámení Ministerstva obchodu .
Tato změna politiky je důležitá, protože země může mít pokročilou továrnu a stále být silně závislá na offshore montáži, substrátech, balicím zařízení nebo pamětech. Odolný dodavatelský řetězec polovodičů proto není jedna továrna. Je to síť továren na výrobu destiček, balicích závodů, dodavatelů materiálů, výrobců nástrojů, výrobců pamětí, testovacích zařízení a designových ekosystémů.
Společnost Samsung přistupuje k závodu s jinou sadou aktiv: slévárenskou výrobou, pokročilou pamětí a technologiemi balení pod jednou korporátní střechou. Její slévárenská divize popisuje řešení I-Cube pro 2,5D integraci a X-Cube pro 3D integraci s důrazem na kombinaci výpočetních čipů a HBM v heterogenních systémech. Oficiální přehled pokročilých technologií balení společnosti Samsung tuto strategii vysvětluje.
Potenciální výhodou je koordinace. Procesory umělé inteligence silně závisí na HBM a design pouzdra je úzce spjat s tím, kolik paměťových zásobníků lze umístit kolem výpočetních čipů, jak jsou tyto čipy propojeny a jak je celá sestava chlazena. Společnost, která dokáže koordinovat logiku, paměť a pouzdro, může být schopna optimalizovat celý systém, spíše než aby s každou komponentou zacházela jako se samostatným problémem s nákupem.
To automaticky nezaručuje vedoucí postavení. Zákazníci se stále zajímají o vyspělost procesů, návrhové nástroje, podporu ekosystému, výtěžnost, kapacitu a svobodu kombinovat komponenty od různých dodavatelů. Globální závod se stále více točí kolem nabídky nejlepší kompletní výrobní platformy, spíše než nejlepší izolované technologie.
Evropská strategie se méně zaměřuje na snahu duplikovat každou část asijského a amerického ekosystému přes noc a spíše na vytvoření sdílené infrastruktury, která může přesunout výzkum do průmyslového využití. V lednu 2026 byla pilotní linka FAMES v Grenoblu uvedena do provozu jako první z pěti pilotních linek v rámci zákona Chips Act. V únoru EU otevřela pilotní linku NanoIC v konferenci imec v Lovani s celkovou investicí 2,5 miliardy eur, včetně 700 milionů eur z financování EU. NanoIC se zaměřuje na technologie nad 2nm a téměř průmyslové experimenty. Oznámení Evropské komise o NanoIC poskytuje finanční prostředky a rozsah.
Balení je výslovně součástí strategie. V březnu 2026 Evropská komise udělila projektu společnosti Silicon Box v italské Novaře status Open EU Foundry a popsala jej jako pokročilé zařízení pro balení a testování polovodičů, které bude integrovat čipy s využitím pouzder na úrovni panelů. Viz rozhodnutí Komise o Open EU Foundry .
Politický rámec se stále vyvíjí. V červnu 2026 Komise navrhla zákon o čipech 2.0, jehož cílem je snížit strategické závislosti a posílit podporu pro pokročilou výrobu čipů. Vzhledem k tomu, že toto opatření je spíše návrhem než dokončeným legislativním výsledkem, mělo by být chápáno jako směr, nikoli jako hotová záruka financování nebo výroby. Návrh je k dispozici na stránce Evropské komise věnované zákonu o čipech 2.0 .
Japonská strategie v oblasti polovodičů je často diskutována v kontextu špičkových továren a silného ekosystému zařízení a materiálů, ale přímou pozornost si získává i oblast balení. Dne 11. dubna 2026 japonské ministerstvo hospodářství, obchodu a průmyslu oznámilo vybrané projekty v rámci svého programu Post-5G, které zahrnovaly vývoj technologie balení pro optickou implementaci v pokročilých polovodičových back-end procesech. Původní oznámení o výběru je k dispozici na stránce programu METI .
Optické uspořádání je důležité, protože elektrické spoje spotřebovávají více energie a s rostoucími datovými rychlostmi se stávají obtížněji škálovatelnými. Kobalená optika a další přístupy k optickému propojení se zaměřují na přenos dat s nižší energií na bit na krátké a střední vzdálenosti. Technologie se stále vyvíjí, ale stále častěji se stává součástí plánu uspořádání pro infrastrukturu umělé inteligence, spíše než samostatným tématem pro sítě.
Menší prvky stále vyžadují lepší litografii, metrologii, masky, procesy rezistů a kontrolu defektů. EUV s vysokou numerickou anodami (NA) může snížit složitost vytváření vzorů na některých vrstvách, ale ekonomickou otázkou je, zda produktivita nástrojů, výtěžnost a integrace procesů ospravedlňují enormní kapitálové náklady.
Vzhledem k tomu, že směrování signálu a napájení soupeří o prostor, může přesunutí napájení na zadní stranu destičky snížit přetížení a ztráty napětí. Společnost Intel již používá PowerVia na 18 A, zatímco jiné slévárny vyvíjejí vlastní přístupy. Jedná se o výrobní inovaci s přímými důsledky pro návrh pouzder a systémů.
Tradiční mikrovýčnělky zabírají místo a zvyšují odpor. Hybridní propojení měď-měď může podporovat mnohem jemnější spojení mezi stohovanými čipy, čímž se zvyšuje hustota šířky pásma a zároveň snižuje energie na přenesený bit. Výzvou je přesnost výroby, kvalita povrchu, zarovnání a výtěžnost.
Pro akcelerátory umělé inteligence může být šířka pásma paměti stejně důležitá jako hrubá výpočetní propustnost. Více HBM stacků, větší výpočetní komplexy a hustší propojení zvyšují tepelnou hustotu. Vedení v oblasti pouzder proto závisí stejně jako na rozteči propojení na chlazení, mechanické konstrukci, materiálech a napájení.
Balení obsahující více drahých čipů zvyšuje riziko výtěžnosti. Výrobci musí před montáží identifikovat vadné čipy, po spojení testovat propojení a diagnostikovat poruchy ve strukturách, které může být obtížné přímo zkoumat. Lepší testovací metodologie může mít zásadní vliv na ekonomiku chipletových systémů.
Pro provozovatele datových center se závod v polovodičovém průmyslu jeví jako více než jen pouhé výsledky benchmarků. Kapacita pouzdra může ovlivnit dostupnost akcelerátoru. Integrace HBM ovlivňuje šířku pásma paměti a použitelnou velikost modelu. Tepelný design ovlivňuje hustotu racků a požadavky na chlazení. Účinnost procesu ovlivňuje spotřebu elektřiny. Geografická diverzifikace může ovlivnit dodací lhůty a kontinuitu dodávek.
To znamená, že kupující by měli akcelerátory hodnotit jako systémy. Nominálně rychlejší výpočetní čip nemusí být nutně lepší platformou, pokud je paměťový subsystém omezený, pouzdro se více zahřívá nebo je nabídka omezena specializovaným krokem balení. Stejně tak čip vyrobený na mírně starším uzlu může zůstat vysoce konkurenceschopný, pokud je jeho architektura pouzdra, šířka pásma paměti, softwarový stack a energetická účinnost lepší.
Globální závod v oblasti polovodičů v roce 2026 nebude jediným vítězem. TSMC kombinuje agresivní špičkovou výrobu s rychle se rozvíjejícími možnostmi 3DFabric a CoWoS. Intel se snaží spojit výrobu třídy 18A s diferencovaným stackem pouzder a modelem slévárny zaměřeným na USA. Samsung může kombinovat slévárnu, paměti a pokročilé pouzdra. Evropa buduje sdílenou pilotní infrastrukturu a nové kapacity pouzder, zatímco Japonsko investuje do technologií back-end a optické integrace vedle své širší základny polovodičů.
Nejdůležitější posun je koncepční: pouzdro je nyní součástí procesoru. Budoucí zvýšení výkonu nepřijde jen ze zmenšení tranzistorů, ale také z umístění správných výpočetních, paměťových, I/O a optických komponent spolu s dostatečnou šířkou pásma, energetickou účinností, chlazením, výtěžností a výrobní kapacitou, aby byl návrh ekonomicky výhodný. Společnosti a regiony, které zvládnou jak výrobu, tak heterogenní integraci, budou mít nejsilnější pozici v příští generaci umělé inteligence a vysoce výkonných výpočtů.
Jak se může UTM vyvinout z dnešních fragmentovaných operací dronů v důvěryhodnou a interoperabilní vrstvu provozu pro BVLOS, U-space, veřejnou bezpečnost a pokročilou leteckou mobilitu.
Porovnejte programy v oblasti zachycování uhlíku, CCUS, chemického, environmentálního a geoenergetického průmyslu a také praktický kontrolní seznam pro výběr správné studijní cesty.
Vytvořte přesvědčivé portréty ve stylu 80. let v ChatGPT s podrobnými pokyny, rychlými vzorci, nápady na retro fotografie a praktickými tipy pro úpravy.
Porovnejte bezplatné nástroje pro selfie s umělou inteligencí ve stylu 80. let, včetně ChatGPT, Gemini, Leonardo, Firefly, Designer, Fotor a Canva, a také opakovaně použitelné výzvy.
Potvrzení vítězů cen Emmy pro rok 2026, výsledky v oblasti kreativního umění, jména vítězů na červeném koberci, která stojí za to sledovat, a předpovědi pro všech 19 kategorií v televizním vysílání NBC 14. září.
Předpremiéra sportovního víkendu 12.–13. září 2026: Sabalenková vs. Rybakina, Zverev vs. Shelton, manchesterské derby a klíčové zápasy LaLigy, Serie A, Bundesligy a Ligue 1.
Jste v US Open nováčkem? Podívejte se na potvrzený program finále žen a mužů 2026, možnosti sledování na ESPN a ABC, nastavení streamu a finalisty, které sledovat.
Sledujte předávání cen Emmy 2026 živě na NBC a Peacock 14. září ve 20:00 ET/17:00 PT. Podívejte se na plány streamování, čas Creative Arts a mezinárodní vysílatele.
Jak banky využívají pravidla, strojové učení, analýzu grafů, behaviorální signály a síťová data k zastavení podvodů, aniž by způsobovaly příliš mnoho falešných odmítnutí.
See how cities can use mobility, land-use, climate, service-access, and community data to build walkable, sustainable, people-centered smart cities.
