В рамките на глобалната надпревара за усъвършенствано опаковане и производство на чипове през 2026 г.

Към 12 септември 2026 г. един от най-ясните признаци, че надпреварата в полупроводниците се е променила, идва от литографския цех, а не от пускането на продукт на пазара. На 7 септември Intel Foundry и ASML заявиха, че High-NA EUV е използвана в повече от един милион стъпки за обработка на пластини, обхващащи квалификация на инструменти, изследвания, разработки и масово производство на избрани слоеве от процесорите Intel Core Ultra Series 3. Компаниите също така заявиха, че наслагването, пропускателната способност и наличността отговарят на очакванията на Intel. Това не означава, че всяка водеща пластина сега се произвежда с High-NA EUV, но показва, че технология, която някога се обсъждаше главно като следващата граница на литографията, се премества в реални производствени работни процеси. Вижте актуализацията на Intel за производството на High-NA EUV от септември 2026 г.

По-големият урок е, че конкуренцията вече не е просто за това коя компания може да отпечата най-малкия транзистор. Авангардното производство все още е от огромно значение, но съвременните ускорители на изкуствен интелект и високопроизводителните процесори са все по-ограничени от това колко ефективно изчислителните чипове, паметта, захранването и високоскоростните връзки могат да бъдат сглобени в една работеща система. Следователно усъвършенстваното пакетиране се е превърнало във втори двигател за мащабиране.

Надпреварата сега е на два фронта: производство на пластини и пакетиране на системно ниво.

Традиционната конкуренция в полупроводниковите технологии се фокусира върху производството на предни компоненти: архитектура на транзисторите, литография, контрол на процеса, плътност на дефектите и добив. Тези фактори остават фундаментални. Слаб технологичен възел не може да бъде спасен от интелигентно пакетиране. Но един силен технологичен възел сам по себе си вече не е достатъчен за най-големите проекти с изкуствен интелект и високопроизводителни изчисления.

Съвременните висок клас чипове все по-често използват чиплети : по-малки кристали с различни функции, свързани в един корпус. Изчислителната плочка може да използва най-новия логически възел, докато входно/изходните, кеш, аналоговите или интерфейсните функции могат да използват други процеси. Паметта с висока пропускателна способност или HBM се поставя изключително близо до изчислителните кристали, така че данните могат да се движат с много по-голяма пропускателна способност и по-ниска енергия, отколкото чрез конвенционалните връзки на ниво платка.

Тази архитектура създава нов набор от инженерни пречки. Корпусът трябва да осигурява много плътни връзки, да контролира топлината между множество активни кристали, да поддържа целостта на захранването, да издържа на производствено натоварване и да може да се тества при полезни добиви. С други думи, корпусът се е превърнал от крайна защитна обвивка около чипа в част от архитектурата на производителността на чипа.

TSMC мащабира както транзисторния възел, така и корпуса

TSMC остава най-ясният пример за това как производството и опаковането се превръщат в една пътна карта. На своя Северноамерикански технологичен симпозиум през април 2026 г. компанията заяви, че вече произвежда CoWoS корпуси с размер на решетка от 5,5 инча и планира версия с 14 инча за 2028 г. TSMC заяви, че бъдещата конфигурация е предназначена да интегрира приблизително 10 големи изчислителни кристала и 20 HBM стека. Пътната ѝ карта включва също по-големи подходи „система върху пластина“ и по-тясно 3D подреждане чрез SoIC. Подробностите са в съобщението на TSMC за технологичния симпозиум през 2026 г.

Това е важно, защото размерът на решетката на литографската система ограничава колко голям може да бъде експониран един монолитен чип. Усъвършенстваното пакетиране позволява на дизайнерите да изграждат системи, по-големи от едно поле на решетката, чрез свързване на множество чипове с високоскоростни връзки. За ускорителите на изкуствен интелект резултатът е път към повече изчисления и повече HBM, без да се налага всяка функция да се налага в едно гигантско парче силиций.

TSMC също така глобализира по-голяма част от този пакет. На текущата страница на проекта в Аризона се посочва, че планираната инвестиция в САЩ е нараснала до 265 милиарда долара и са описани шест фабрики за полупроводникови логически пластини, две съоръжения за усъвършенствани опаковки и център за научноизследователска и развойна дейност. Също така се посочва, че първата фабрика за усъвършенствани опаковки е навлязла в начални етапи на строителство в началото на 2026 г. и че компанията обяви по-нататъшни намерения за разширяване в САЩ през юли 2026 г. Последният статус на проекта е наличен на официалната страница на TSMC в Аризона .

За клиентите значението не е просто в това, че в Съединените щати могат да се произвеждат повече пластини. Дори ако усъвършенстваната логика се произвежда в страната, но все пак трябва да прекоси океан за най-сложната опаковка, веригата за доставки остава географски разделена. Сближаването на производството и опаковката може да намали тази разлика, въпреки че изграждането на цялостна екосистема изисква също субстрати, HBM, химикали, инструменти, квалифицирана работна ръка и капацитет за тестване.

Intel залага на 18A plus корпус като стратегия за разработване на системи

Стратегията на Intel е различна, защото компанията се опитва да се конкурира както като компания за процесори, така и като външен производител. Intel твърди, че техният 18A процес вече е в масово производство в Съединените щати и комбинира RibbonFET gate-all-around транзистори с PowerVia backside power delivery. През юни 2026 г. Intel също заяви, че 18A-P е навлязъл в рисково производство. Подробностите за процеса и текущото му състояние са публикувани на страницата на Intel Foundry за технологиите Intel 18A .

Но Intel все повече набляга на корпуса около възела. EMIB използва малки силициеви мостове, вградени в основата на корпуса, за да свързва кристали с висока плътност, без да е необходим пълноразмерен силициев интерпозер. Foveros добавя вертикално подреждане, а по-новите комбинации целят да обединят хоризонталната и вертикалната интеграция в по-големи хетерогенни системи. Настоящото портфолио от усъвършенствани корпуси на Intel описва комбинациите от EMIB, Foveros, Foveros Direct и 3.5D като част от тази пътна карта.

През юни 2026 г. Intel също така постави усъвършенстваното пакетиране под специално ръководство на леярната, структурна промяна, която отразява колко стратегически важна е станала back-end интеграцията. Практическият тест не е броят на имената на пакетите в пътната карта. А дали външните клиенти могат да квалифицират дизайни, да получат предвидим добив, да намалят обема на производство и да комбинират матрици от множество източници без прекомерни разходи или риск, свързан с графика.

Съединените щати третират модерното опаковане като индустриална инфраструктура

Правителството на САЩ също така е надхвърлило подхода, основан единствено на производството. През януари 2025 г. Министерството на търговията финализира отпускането на 1,4 милиарда долара под формата на награди, свързани с Националната програма за производство на усъвършенствани опаковки, включително финансиране за усъвършенствани субстрати и материали, както и съоръжение за създаване на прототипи и пилотни проекти на опаковки. Целта е изрично да се помогне за прехода на усъвършенстваните технологии за опаковки от изследователска дейност към мащабируемо местно производство. Структурата на наградите е описана в съобщението на Министерството на търговията .

Тази промяна в политиката е важна, защото една държава може да има усъвършенствана фабрика и все пак да зависи силно от офшорно сглобяване, субстрати, оборудване за опаковане или памет. Следователно, устойчивата верига за доставки на полупроводници не е една фабрика. Тя е мрежа от фабрики за пластини, заводи за опаковане, доставчици на материали, производители на инструменти, производители на памети, тестови съоръжения и екосистеми за проектиране.

Предимството на Samsung е възможността за по-тясна интеграция на логиката, паметта и корпуса.

Samsung подхожда към надпреварата с различен набор от активи: леярско производство, усъвършенствана памет и технологии за опаковане под един корпоративен чадър. Нейният бизнес с леярство описва решенията на I-Cube за 2.5D интеграция и X-Cube за 3D интеграция, с акцент върху комбинирането на изчислителни матрици и HBM в хетерогенни системи. Официалният преглед на усъвършенстваните технологии за опаковане на Samsung обяснява тази стратегия.

Потенциалното предимство е координацията. Процесорите с изкуствен интелект зависят силно от управлението на хардуера (HBM), а дизайнът на корпуса е тясно свързан с това колко стека памет могат да бъдат разположени около изчислителните чипове, как тези чипове са свързани и как се охлажда целият модул. Компания, която може да координира логиката, паметта и корпуса, може да е в състояние да оптимизира цялата система, вместо да третира всеки компонент като отделен проблем с обществената поръчка.

Това не гарантира автоматично лидерство. Клиентите все още се интересуват от зрялост на процесите, инструменти за проектиране, поддръжка на екосистемата, добив, капацитет и свобода за комбиниране на компоненти от различни доставчици. Глобалната надпревара все повече се свежда до предлагане на най-добрата цялостна производствена платформа, а не на най-добрата изолирана технология.

Европа изгражда споделени пилотни линии и капацитет за опаковане

Европейската стратегия е по-малко опит за дублиране на всяка част от азиатската и американската екосистема за една нощ, а повече за създаване на споделена инфраструктура, която може да пренесе изследванията в промишлена употреба. През януари 2026 г. пилотната линия FAMES в Гренобъл стана първата от петте пилотни линии по Закона за чиповете, които започнаха да функционират. През февруари ЕС откри пилотната линия NanoIC в imec в Льовен с обща инвестиция от 2,5 милиарда евро, включително 700 милиона евро финансиране от ЕС. NanoIC се фокусира върху технологии отвъд 2nm и почти индустриални експерименти. Съобщението на Европейската комисия за NanoIC предоставя финансирането и обхвата.

Опаковането е изрично част от стратегията. През март 2026 г. Европейската комисия предостави статут на Open EU Foundry на проекта на Silicon Box в Новара, Италия, описвайки го като усъвършенствано съоръжение за пакетиране и тестване на полупроводници, което ще интегрира чиплети, използвайки пакетиране на панелно ниво. Вижте решението на Комисията относно Open EU Foundry .

Рамката на политиката все още се развива. През юни 2026 г. Комисията предложи Закон за чиповете 2.0, целящ да намали стратегическите зависимости и да засили подкрепата за производството на усъвършенствани чипове. Тъй като тази мярка е предложение, а не завършен законодателен резултат, тя трябва да се тълкува като посока на движение, а не като завършена гаранция за финансиране или производство. Предложението е достъпно на страницата на Европейската комисия, озаглавена „Закон за чиповете 2.0“ .

Япония се насочва към задната част, както и към усъвършенстваното производство

Стратегията на Япония за полупроводници често се обсъжда чрез водещи фабрики и силната ѝ екосистема от оборудване и материали, но опаковките също получават пряко внимание. На 11 април 2026 г. Министерството на икономиката, търговията и промишлеността на Япония обяви избрани проекти по своята програма Post-5G, които включват разработване на технология за опаковки за оптично внедряване в усъвършенствани полупроводникови процеси. Оригиналното известие за подбор е на страницата на програмата METI .

Оптичното пакетиране е от значение, защото електрическите връзки консумират повече енергия и стават по-трудни за мащабиране с увеличаване на скоростта на данните. Ко-пакетираните оптики и други подходи за оптично свързване имат за цел да пренасят данни с по-ниска енергия на бит на къси и средни разстояния. Технологията все още се развива, но все повече е част от пътната карта за пакетиране на инфраструктура с изкуствен интелект, а не отделна мрежова тема.

Кои технологии най-вероятно ще определят следващата фаза

1. EUV с висока NA и контрол на процеса

По-малките елементи все още изискват по-добра литография, метрология, маски, процеси на резист и контрол на дефектите. EUV с висока числова апертура (NA) може да намали сложността на моделирането на някои слоеве, но икономическият въпрос е дали производителността на инструмента, добивът и интеграцията на процеса оправдават огромните капиталови разходи.

2. Захранване отзад

Тъй като маршрутизирането на сигнала и захранването се конкурират за пространство, преместването на захранването към задната страна на пластината може да намали претоварването и загубата на напрежение. Intel вече използва PowerVia на 18A, докато други производители разработват свои собствени подходи. Това е иновация в производството с директни последици за дизайна на корпуса и системата.

3. Хибридно свързване и по-фина стъпка между кристалите

Традиционните микро-неравности заемат място и добавят съпротивление. Хибридното свързване мед-мед може да поддържа много по-фини връзки между подредени кристали, увеличавайки плътността на честотната лента, като същевременно намалява енергията на прехвърлен бит. Предизвикателството е прецизността на производството, качеството на повърхността, подравняването и добива.

4. Интеграция на HBM и топлотехника

За ускорителите с изкуствен интелект, пропускателната способност на паметта може да бъде също толкова важна, колкото и суровата изчислителна пропускателна способност. Повече HBM стекове, по-големи изчислителни комплекси и по-плътни взаимовръзки увеличават топлинната плътност. Следователно лидерството в областта на опаковането зависи както от охлаждането, механичния дизайн, материалите и захранването, така и от стъпката на взаимовръзките.

5. Стратегия за тестване и известно изправност на матрицата

Корпус, съдържащ множество скъпи чипове, увеличава риска от загуба на производителност. Производителите трябва да идентифицират дефектните чипове преди сглобяване, да тестват връзките след свързване и да диагностицират повреди в структури, които може да са трудни за директно изследване. По-добрата методология на тестване може да окаже значително влияние върху икономичността на чиплетните системи.

Какво означава тази надпревара за купувачите на изкуствен интелект и облачни услуги

За оператор на център за данни, надпреварата в полупроводниците се проявява като нещо повече от резултати от бенчмарк. Капацитетът на опаковката може да повлияе на наличността на ускорителя. Интеграцията на HBM влияе върху пропускателната способност на паметта и използваемия размер на модела. Термичният дизайн влияе върху плътността на стелажите и изискванията за охлаждане. Ефективността на процеса влияе върху консумацията на електроенергия. Географската диверсификация може да повлияе на сроковете за изпълнение и непрекъснатостта на доставките.

Това означава, че купувачите трябва да оценяват ускорителите като системи. Номинално по-бърз изчислителен кристал не е непременно по-добрата платформа, ако подсистемата с памет е ограничена, корпусът се загрява повече или предлагането е ограничено от специализирана стъпка в опаковането. По подобен начин, чип, произведен на малко по-стар възел, може да остане силно конкурентен, ако архитектурата на корпуса, пропускателната способност на паметта, софтуерният стек и енергийната ефективност са по-добри.

Какво да гледате през 2027 и 2028 г.

• Реално увеличение на обема, не само дати от пътната карта. Следете кои усъвършенствани възли и технологии за пакети се доставят с постоянен обем от клиенти.
• Добив и капацитет на опаковките. CoWoS, EMIB, Foveros, I-Cube, X-Cube, хибридното свързване и опаковките на ниво панел имат значение само ако могат да бъдат произведени икономически ефективно в голям мащаб.
• Съвместно снабдяване с HBM и проектиране на корпуси. Пътните карти за памет и корпуси са все по-неразделни за хардуера с изкуствен интелект.
• Оптика в ко-опаковани пакети. Технологията може да стане важна, тъй като електрическата входно/изходна мощност ще се превърне в по-голяма част от потреблението на енергия в системата.
• Регионална пълнота. Новите фабрики са стратегически ценни, но по-важният въпрос е дали даден регион разполага и със субстрати, опаковки, тестове, памет, инструменти, химикали и квалифицирани работници.
• Отворени екосистеми от чиплети. Колкото по-лесно дизайнерите могат да комбинират чипове от различни доставчици и технологични възли, толкова по-гъвкава става усъвършенстваната опаковка като алтернатива на монолитните чипове.

Долната линия

Глобалната надпревара за полупроводници през 2026 г. не е еднократно състезание с един-единствен победител. TSMC комбинира агресивно производство на най-съвременни технологии с бързо разширяващите се възможности на 3DFabric и CoWoS. Intel се опитва да съчетае производството от клас 18A с диференциран пакет от материали и модел на леярство, фокусиран върху САЩ. Samsung може да комбинира леярство, памет и усъвършенствано пакетиране. Европа изгражда споделена пилотна инфраструктура и нов капацитет за пакетиране, докато Япония инвестира в технологии за back-end и оптична интеграция, наред с по-широката си база от полупроводници.

Най-важната промяна е концептуална: корпусът вече е част от процесора. Бъдещите подобрения в производителността ще дойдат не само от намаляването на транзисторите, но и от разполагането на правилните изчислителни, паметови, входно/изходни и оптични компоненти заедно с достатъчна пропускателна способност, енергийна ефективност, охлаждане, добив и производствен капацитет, за да направят дизайна икономичен. Компаниите и регионите, които овладеят както производството, така и хетерогенната интеграция, ще имат най-силна позиция в следващото поколение изкуствен интелект и високопроизводителни изчисления.